西工大cmos实验报告四.doc

实验课4 运算放算放大器的仿真本实验待仿真运放原理图如下所示：VDD= 5VVSS = 0V 1、 共模输入范围（ICMR）和输入失调电压仿真将运放接成如图buffer，带负载，对输入电压进行DC扫描分析。 （1）观察使所有MOS管均工作在所设计区域的输入电压范围；观察输入失调电压Vos较小的输入电压范围；获得ICMR解：仿真结果如下所示：由仿真图可观察到输入失调电压Vos较小的输入电压范围，即ICMR为：1.06V4.75V。（2） 在输入电压范围内的输入失调电压大概是多少由仿真图可观察得到，在输入电压范围内输入失调电压大概为：-0.00176V。（3） 在输入电压范围靠近中间位置选取一输入电压，记为vdc，此后的仿真基于该直流点，并记录此时输入失调电压是多少。如图，选取输入电压记为vdc=3V，此时的输入失调电压为-0.00194V。2、 开环增益的仿真将运放按图连接（带负载），近似开环。对输入信号进行AC 分析（此时直流值为直流仿真时所选的工作点vdc, 分析频率0.01Hz到1GHz） ，观察开环直流增益、-3DB带宽、0DB带宽、相位裕度* 。 解：仿真结果如下图所示：由仿真图可得出：开环直流增益为：65.3dB，-3dB带宽为：3.67KHz，0dB带宽为：6.3MHz，相位裕度PM=180+（-126）=543、 CMRR的仿真如图连接，对vcm1和vcm2同时进行AC分析（直流点为0），得到1/CMMR，换算可得CMMR。 解：仿真得到Vout与频率关系曲线，由于输入幅值Vcm=1V，将曲线求倒数即可得到CMRR与频率的关系曲线，仿真结果如下图所示：则由仿真图可得出CMRR=。4、 PSRR的仿真如图连接，输入直流点vdc。对VDD进行AC分析（幅值1V）（电源直流点为电源正常供电电压），得到1/PSRR，换算可得VDD的PSRR。同理，对VSS做AC分析，可得VSS的PSRR。 解：仿真得到Vout与频率关系曲线，由于输入幅值1V，将曲线求倒数即可得到PSRR与频率的关系曲线VDD的PSRR仿真结果如下图所示：则由仿真图可得出VDD的PSRR=。VSS的PSRR仿真结果如下图所示：则由仿真图可得出VSS的PSRR=1。5、 输出电压摆幅仿真如图连接，此时的共模电压输入所选直流点vdc，R取1Mohm。对输入信号进行DC扫描，观察输出信号的电压摆幅。 解：仿真结果如下图所示：由图可得出输出信号的电压摆幅为：0.0117V4.76V。6、 转换速率（Slew Rate）和建立时间（Settling time）仿真时接为如图buffer，带负载，设置输入为阶跃信号（低电平为输入信号最小值，高电平为输入信号最大值）。 （1） 进行tran分析，获得SR和settling time 仿真结果如下图所示：由图可求得转换速率SR= 建立时间settling time=21.9us-20us=1.9us（2）调节相位裕度（将Cc改为1pF、0pF），重新进行tran分析，观察SR和settling time的变化。当取Cc=1pF时，仿真结果如下所示：由图可求得转换速率SR= 建立时间settling time=21.2us-20us=1.2us当取Cc=0pF时，仿真结果如下所示：由图可求得转换速率SR= 建立时间settling time为7、 功耗仿真（1） 仿真计算出该运放作为buffer使用时的静态功耗（输入信号3V）仿真得到电源上的电流值如下图所示：由图可得到输出电源上电流为，所以静态功耗。（2） 仿真输入为脉冲信号PULSE(0.8 4.5 0n 1n 1n 5u 10u)时电路的平均功耗。有仿真图可得出输出电源上电流的平均值为，所以动态功耗为。附录：sp文件1、共模输入范围（ICMR）和输入失调电压仿真-.2012303527*model NMOS*.MODEL NMOS NMOS(+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*.SUBCKT OPA vdd vss vinp vinn vout M3 pg pg vdd vdd PMOS W=20u L=4u M4 vout1 pg vdd vdd PMOS W=20u L=4u M1 pg vinn nsd vss NMOS W=20u L=2u M2 vout1 vinp nsd vss NMOS W=20u L=2u M5 nsd ng vss vss NMOS W=10u L=4u M8 ng ng vss vss NMOS W=10u L=4u Iref vdd ng 10u M6 vout vout1 vdd vdd PMOS W=60u L=2u M7 vout ng vss vss NMOS W=100u L=4u Cc vout vout1 3p.ENDS *netlist*X1 vdd vss vin vout vout OPACL vout 0 5pRL vout 0 100K*source*vdd vdd 0 5vss vss 0 0vin vin 0 0*analysis*.OP.DC vin 0 5 0.05.options post acct be V(vin) V(vout) i(X1.M5) i(X1.M7).end-2、开环增益的仿真-.2012303527*model NMOS*.MODEL NMOS NMOS(+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*.SUBCKT OPA vdd vss vinp vinn vout M3 pg pg vdd vdd PMOS W=20u L=4u M4 vout1 pg vdd vdd PMOS W=20u L=4u M1 pg vinn nsd vss NMOS W=20u L=2u M2 vout1 vinp nsd vss NMOS W=20u L=2u M5 nsd ng vss vss NMOS W=10u L=4u M8 ng ng vss vss NMOS W=10u L=4u Iref vdd ng 10u M6 vout vout1 vdd vdd PMOS W=60u L=2u M7 vout ng vss vss NMOS W=100u L=4u Cc vout vout1 3p.ENDS *netlist*X2 vdd vss vin v1 vout OPAR1 vout v1 1gC1 v1 0 1CL vout 0 5pRL vout 0 100K*source*vdd vdd 0 5vss vss 0 0vin vin 0 DC=3 AC 1,0*analysis*.OP.AC dec 10 0.01 1g.options post acct be Vdb(vout) Vp(vout) .end-3、CMRR的仿真 -.2012303527*model NMOS*.MODEL NMOS NMOS(+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*.SUBCKT OPA vdd vss vinp vinn vout M3 pg pg vdd vdd PMOS W=20u L=4u M4 vout1 pg vdd vdd PMOS W=20u L=4u M1 pg vinn nsd vss NMOS W=20u L=2u M2 vout1 vinp nsd vss NMOS W=20u L=2u M5 nsd ng vss vss NMOS W=10u L=4u M8 ng ng vss vss NMOS W=10u L=4u Iref vdd ng 10u M6 vout vout1 vdd vdd PMOS W=60u L=2u M7 vout ng vss vss NMOS W=100u L=4u Cc vout vout1 3p.ENDS *netlist*X3 vdd vss v1 v2 vout OPA*source*vdd vdd 0 5vss vss 0 0vcm1 v2 vout DC=0 AC=1,0vcm2 v1 v0 DC=0 AC=1,0vdc v0 0 3*analysis*.OP.AC dec 10 0.01 1g.options post acct be Vdb(vout) Vp(vout) V(vout) .end- 4、PSRR的仿真-.2012303527*model NMOS*.MODEL NMOS NMOS(+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*.SUBCKT OPA vdd vss vinp vinn vout M3 pg pg vdd vdd PMOS W=20u L=4u M4 vout1 pg vdd vdd PMOS W=20u L=4u M1 pg vinn nsd vss NMOS W=20u L=2u M2 vout1 vinp nsd vss NMOS W=20u L=2u M5 nsd ng vss vss NMOS W=10u L=4u M8 ng ng vss vss NMOS W=10u L=4u Iref vdd ng 10u M6 vout vout1 vdd vdd PMOS W=60u L=2u M7 vout ng vss vss NMOS W=100u L=4u Cc vout vout1 3p.ENDS *netlist*X4 vdd vss v1 vout vout OPA*source*vdd vdd 0 DC=0 AC=1,0vss vss 0 0vdc v1 0 3*vdd vdd 0 0*vss vss 0 DC=0 AC=1,0*analysis*.OP.AC dec 10 0.01 1g.options post acct be Vdb(vout) Vp(vout) V(vout).end -5、输出电压摆幅仿真-.2012303527*model NMOS*.MODEL NMOS NMOS(+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*.SUBCKT OPA vdd vss vinp vinn vout M3 pg pg vdd vdd PMOS W=20u L=4u M4 vout1 pg vdd vdd PMOS W=20u L=4u M1 pg vinn nsd vss NMOS W=20u L=2u M2 vout1 vinp nsd vss NMOS W=20u L=2u M5 nsd ng vss vss NMOS W=10u L=4u M8 ng ng vss vss NMOS W=10u L=4u Iref vdd ng 10u M6 vout vout1 vdd vdd PMOS W=60u L=2u M7 vout ng vss vss NMOS W=100u L=4u Cc vout vout1 3p.ENDS *netlist*X5 vdd vss vinp vinn vout OPAR1 vin vinn 1E+6R2 vinn vout 1E+7CL vout 0 5pRL vout 0 100K*source*vdd vdd 0 5vss vss 0 0vdc vinp 0 3vin vin 0 3*analysis*.OP.DC vin 2 4 0.001.options post acct be V(vout).end -6、转换速率（Slew Rate）和建立时间（Settling time）-.2012303527*model NMOS*.MODEL NMOS NMOS(+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*.SUBCKT OPA vdd vss vinp vinn vout M3 pg pg vdd vdd PMOS W=20u L=4u M4 vout1 pg vdd vdd PMOS W=20u L=4u M1 pg vinn nsd vss NMOS W=20u L=2u M2 vout1 vinp nsd vss NMOS W=20u L=2u M5 nsd ng vss vss NMOS W=10u L=4u M8 ng ng vss vss NMOS W=10u L=4u Iref vdd ng 10u M6 vout vout1 vdd vdd PMOS W=60u L=2u M7 vout ng vss vss NMOS W=100u L=4u Cc vout vout1 1p.ENDS *netlist*X6 vdd vss vin vout vout OPACL vout 0 5pRL vout 0 100K*source*vdd vdd 0 5vss vss 0 0vin vin 0 PULSE(0.8 4.5 0n 1n 1n 5u 10u)*analysis*.OP.TRAN 0.1n 30u.options post acct be V(vout) .end-7、 功耗仿真（1）静态功耗-.2012303527*model NMOS*.MODEL NMOS NMOS(+LEVEL=1 VT0=0.7 GAMMA=0.45 PHI=0.9 +NSUB=9e+14 LD=0.08e-6 U0=350 LAMBDA=0.1+TOX=9e-9 PB=0.9 CJ=0.56e-3 CJSW=0.35e-11+MJ=0.45 MJSW=0.2 CGDO=0.4e-9 JS=1.0e-8)*model PMOS*.MODEL PMOS PMOS (+LEVEL=1 VT0=-0.8 GAMMA=0.4 PHI=0.8 +NSUB=5e+14 LD=0.09e-6 U0=100 LAMBDA=0.2+TOX=9e-9 PB=0.9 CJ=0.94e-3 CJSW=0.32e-11+MJ=0.5 MJSW=0.3 CGDO=0.3e-9 JS=0.5e-8)*.SUBCKT OPA vdd vss vinp vinn vout M3 pg pg vdd vdd PMOS W=20u L=4u M4 vout1 pg vdd vdd PMOS W=20u L=4u M1 pg vinn nsd vss NMOS W=20u L=2u M2 vout1 vinp nsd vss NMOS W=20u L=2u M5 nsd ng vss vss NMOS W=10u L=4u M8 ng ng vss vss NMOS W=10u L=4u Iref vdd ng 10u M6 vout vout1 vdd vdd PMOS W=60u L=2u M7 vout ng vss vss NMOS W=100u L=4u Cc vout vout1 3p.ENDS *netlist*X7 vdd vss vin vout vout OPACL vout 0 5pRL vout 0 100K*source*vdd vdd 0 5vss vss 0 0vin vin 0 3*analysis*.OP.TRAN 0.1n 30u.options post acct be V(vin) V(vout) i(X1.M5) i(X1.M7) i(vdd).end-（2）动态功耗-.2012303527*model NMOS*.MODEL NMOS NMOS(+LE