1-基于0.35μm工艺的带复位D触发器版图设计

苏苏 州州 市市 职职 业业 大大 学学 课课程程设设计计说说明明书书 名称 1 基于 0 35 m 工艺的带复位 D 触发器版图设 计 2 基于 0 35 m 工艺的带隙基准源版图设计 2013 年 9 月 2 日至 2013 年 9 月 13 日共 2 周 院 系 电子信息工程学院电子技术系 班 级 姓 名 院 长 系 主 任 指导教师 苏苏 州州 市市 职职 业业 大大 学学 实实训训设设计计任任务务书书 实训名称 1 基于 0 35 m 工艺的带复位 D 触发器版图设 计 2 基于 0 35 m 工艺的带隙基准源版图设计 起讫时间 2013 年 9 月 2 日 9 月 13 日 院 系 电子信息工程学院电子技术系 班 级 指导教师 系 主 任 一 课程设计课题 1 基于 0 35 m 工艺的带复位 D 触发器版图设计 2 基于 0 35 m 工艺的带隙基准源版图设计 二 课程设计要求 1 阅读 0 35 m 工艺设计规则手册 采用 n 阱工艺设计动态 D 触发器版图 带隙基准源版图 2 运用 Virtuoso Schematic Editing 来设计电路 画出电路图 3 创建实验所需的工艺库 4 运用 Virtuoso Layout Editing 来编辑电路的版图 5 做版图的 DRC 设计规则检查 和 LVS 版图对比电路图 检查 根据校验结 果对版图设计进行修改 直至版图设计完全无误 6 总结设计方法 三 课程设计工作量 9 月 2 日进行 D 触发器电路原理及设计规则的讲述 9 月 3 4 日进行 D 触发器电路的设计和版图的设计 9 月 5 日进行 D 触发器电路的 DRC 和 LVS 检查 9 月 6 日进行 D 触发器最后检查与设计报告的撰写 9 月 9 日进行带隙基准源原理及设计规则的讲述 9 月 10 11 日进行带隙基准源电路的设计和版图的设计 9 月 12 日进行带隙基准源电路的 DRC 和 LVS 检查 9 月 13 日进行带隙基准源最后检查与设计报告的撰写 四 课程设计说明书内容 有指导书的可省略 1 写出电路的工作原理与电路图 2 写出主要用到的设计规则 3 写出 CMOS 管的宽长比值 4 画出电路的棒形图 5 将设计好的版图进行截图 保存在硬盘中 并在实验报告中画出你所 设计的版图 6 写出导出设计版图的详细步骤 记录下每一步操作过程 7 写出进行 DRC 检查和 LVS 检查的详细操作步骤及结果 8 书写报告应结构合理 层次分明 在分析时注意语言的流畅 目录目录 第一章 绪论 1 1 1 版图设计概述 1 1 2 版图设计流程 1 1 3 版图设计规则 2 1 4 版图验证 2 1 5 标准单元版图设计 2 第 2 章 D 触发器介绍 3 2 1 D 触发器工作原理 3 2 2 D 触发器电路图和版图 6 第三章带隙基准源电路 7 3 1 带隙基准源电路原理 7 3 2 带隙基准源电路图 8 第四章 实训小结 8 第 0 页 第一章第一章 绪论绪论 1 1 版图设计概述版图设计概述 版图 Layout 是集成电路设计者将设计并模拟优化后的电路转化成的一系 列几何图形 包含了集成电路尺寸大小 各层拓扑定义等有关器件的所有物理 信息 集成电路制造厂家根据版图来制造掩膜 版图的设计有特定的规则 这些 规则是集成电路制造厂家根据自己的工艺特点而制定的 不同的工艺 有不同 的设计规则 设计者只有得到了厂家提供的规则以后 才能开始设计 版图在设计的过程中要进行定期的检查 避免错误的积累而导致难以修改 很多集成电路的设计软件都有设计版图的功能 Cadence 的 Virtuoso 的版 图设计软件帮助设计者在图形方式下绘制版图 1 2 版图设计流程版图设计流程 第 1 页 1 3 版图设计规则版图设计规则 集成电路的制造必然受到工艺技术水平的限制 受到器件物理参数的制约 为了保证器件正确工作和提高芯片的成品率 要求设计者在版图设计时遵循一 定的设计规则 这些设计规则直接由厂家提供 设计规则 design rule 是版图设计和工艺之间的接口 设计规则可以采用可缩放的 规则 最小尺寸用 的倍数表示 和固定 的微米规则 最小尺寸用具体微米数值给出 基本设计规则主要包括 线宽规则 间距规则 交叠规则 延伸规则 包 围规则 最小面积规则等 1 4 版图验证版图验证 版图验证是指采用专门的软件工具 对版图进行几个项目的验证 集成电路版图常规验证的项目包括下列 5 项 1 DRC Design Rule Check 设计规则检查 2 ERC Electrical Rule Check 电学规则检查 3 LVS Layout Versus Schematic 版图和电路图一致性检查 4 LPE Layout Parasitic Extraction 版图寄生参数提取 5 PRE Parasitic Resistance Extraction 寄生电阻提取 在上述项目中 DRC 和 LVS 是必须要做的验证 其余为可选项目 1 5 标准单元版图设计标准单元版图设计 基本设计思想基本设计思想 把人工设计好的各种成熟的 优化的 版图等高的单元电路 存储在一个 单元数据库中 根据用户的要求 把电路分成各个单元的连接组合 通过调用单元库的这些单元 以适当方式把它们排成几行 使芯片成长方 第 2 页 形 行间留出足够的空隙作为单元行间的连线通道 利用 EDA 工具 根据已有的布局 布线算法 可以自动布线 第二章第二章 D 触发器介绍触发器介绍 2 1 D 触发器工作原理触发器工作原理 1 1 边沿 边沿 D D 触发器触发器 负跳沿触发的主从触发器工作时 必须在正跳沿前加入输入信号 如果在 CP 高电平期间输入端出现干扰信号 那么就有可能使触发器的状态出错 而边 沿触发器允许在 CP 触发沿来到前一瞬间加入输入信号 这样 输入端受干扰 的时间大大缩短 受干扰的可能性就降低了 边沿 D 触发器也称为维持 阻塞边 沿 D 触发器 电路结构 该触发器由 6 个与非门组成 其中 G1 和 G2 构成基本 RS 触发器 工作原理工作原理 SD 和 RD 接至基本 RS 触发器的输入端 它们分别是预置和清零端 低电 平有效 当 SD 0 且 RD 1 时 不论输入端 D 为何种状态 都会使 Q 1 Q 0 即 触发器置 1 当 SD 1 且 RD 0 时 触发器的状态为 0 SD 和 RD 通常又称为直接 置 1 和置 0 端 我们设它们均已加入了高电平 不影响电路的工作 工作过程 如下 第 3 页 1 CP 0 时 与非门 G3 和 G4 封锁 其输出 Q3 Q4 1 触发器的状态不变 同时 由于 Q3 至 Q5 和 Q4 至 Q6 的反馈信号将这两个门打开 因此可接收输入 信号 D Q5 D Q6 Q5 D 2 当 CP 由 0 变 1 时触发器翻转 这时 G3 和 G4 打开 它们的输入 Q3 和 Q4 的状态由 G5 和 G6 的输出状态决定 Q3 Q5 D Q4 Q6 D 由基本 RS 触发器的逻 辑功能可知 Q D 3 触发器翻转后 在 CP 1 时输入信号被封锁 这是因为 G3 和 G4 打开后 它们的输出 Q3 和 Q4 的状态是互补的 即必定有一个是 0 若 Q3 为 0 则经 G3 输出至 G5 输入的反馈线将 G5 封锁 即封锁了 D 通往基本 RS 触发器的路径 该反馈线起到了使触发器维持在 0 状态和阻止触发器变为 1 状态的作用 故该反 馈线称为置 0 维持线 置 1 阻塞线 Q4 为 0 时 将 G3 和 G6 封锁 D 端通往基本 RS 触发器的路径也被封锁 Q4 输出端至 G6 反馈线起到使触发器维持在 1 状态 的作用 称作置 1 维持线 Q4 输出至 G3 输入的反馈线起到阻止触发器置 0 的 作用 称为置 0 阻塞线 因此 该触发器常称为维持 阻塞触发器 总之 该触 发器是在 CP 正跳沿前接受输入信号 正跳沿时触发翻转 正跳沿后输入即被封 锁 三步都是在正跳沿后完成 所以有边沿触发器之称 与主从触发器相比 同 工艺的边沿触发器有更强的抗干扰能力和更高的工作速度 功能描述 1 状态转移真值表 2 特征方程 Qn 1 D 3 状态转移图 第 4 页 脉冲特性 1 建立时间 由图 7 8 4 维持阻塞触发器的电路可见 由于 CP 信号是加到门 G3 和 G4 上的 因而在 CP 上升沿到达之前门 G5 和 G6 输出端的状态必须稳定地 建立起来 输入信号到达 D 端以后 要经过一级门电路的传输延迟时间 G5 的输 出状态才能建立起来 而 G6 的输出状态需要经过两级门电路的传输延迟时间才 能建立 因此 D 端的输入信号必须先于 CP 的上升沿到达 而且建立时间应满足 tset 2tpd 2 保持时间 由图 7 8 4 可知 为实现边沿触发 应保证 CP 1 期间门 G6 的 输出状态不变 不受 D 端状态变化的影响 为此 在 D 0 的情况下 当 CP 上升 沿到达以后还要等门 G4 输出的低电平返回到门 G6 的输入端以后 D 端的低电平 才允许改变 因此输入低电平信号的保持时间为 tHL tpd 在 D 1 的情况下 由于 CP 上升沿到达后 G3 的输出将 G4 封锁 所以不要求输入信号继续保持不变 故 输入高电平信号的保持时间 tHH 0 3 传输延迟时间 由图 7 8 3 不难推算出 从 CP 上升沿到达时开始计算 输出由高电平变为低电平的传输延迟时间 tPHL 和由低电平变为高电平的传输延 迟时间 tPLH 分别是 tPHL 3tpd tPLH 2tpd 4 最高时钟频率 为保证由门 G1 G4 组成的同步 RS 触发器能可靠地翻转 CP 高电平的持续时间应大于 tPHL 所以时钟信号高电平的宽度 tWH 应大于 tPHL 而为了在下一个 CP 上升沿到达之前确保门 G5 和 G6 新的输出 电平得以 稳定地建立 CP 低电平的持续时间不应小于门 G4 的传输延迟时间和 tset 之和 即时钟信号低电平的宽度 tWL tset tpd 因此得到 第 5 页 最后说明一点 在实际集成触发器中 每个门传输时间是不同的 并且作 了不同形式的简化 因此上面讨论的结果只是一些定性的物理概念 其真实参 数由实验测定 2 2 D 触发器电路图和版图触发器电路图和版图 第 6 页 第三章第三章 带隙基准源电路带隙基准源电路 3 1 带隙基带隙基准源电路原理准源电路原理 模拟电路广泛的包含电压基准和电流基准 这种基准是直流量 它与电源 和工艺参数的关系很小 但与温度的关系是确定的 产生基准的目的是建立一个与电源和工艺无关 具有确定温度特性的直流 电压或电流 在大多数应用中 所要求的温度关系采取下面三种形式中的一种 1 与绝对温度成正比 2 常数 Gm 特性 也就是 一些晶体管的跨导保持常数 3 与温度无关 要实现基准电压源所需解决的主要问题是如何提高其温度抑制与电源抑制 即如何实现与温度有确定关系且与电源基本无关的结构 由于在现实中半导体 几乎没有与温度无关的参数 因此只有找到一些具有正温度系数和负温度系数 的参数 通过合适的组合 可以得到与温度无关的量 且这些参数与电源无关 第 7 页 如上所述 产生基准的目的是建立一个与电源和工艺无关 具有确定温度 特性的直流电压或电流 因此 我们可以将任务分为两个设计问题 与电源无关 的偏置和温度变化关系的确定 除了电源 工艺 温度的不确定性外 基准产 生电路的其它一些参数也是十分关键 3 2 带隙基准源电路图带隙基准源电路图和版图和版图 第 8 页 第四章第四章 实训小结实训小结 通过此次实训我全面认识了一些触发器都是基于 0 35nm 的工艺技术 通过 上版图实训课程 我明白了 D 触