数字钟课程设计数字钟设计.doc

课 程 设 计 课程名称数字电子课程设计题目名称数字钟设计专业班级10级计算机科学与技术1班学生姓名学 号指导教师王艳春二一二年五月二十七日目 录一、设计任务书11.1设计指标11.2设计要求1二、电路总体设计22.1晶体振荡器32.2计数器42.3译码和显示电路52.4校时电路62.5整点报时功能：7三、总结93.1调试中故障及解决办法93.2设计体会10谢 辞11参考文献：12系统整体电路13系统元器件清单1414一、设计任务书巩固和加深学生对电子电路基本知识的理解，提高他们综合运用本课程所学知识的能力。培养学生根据课题需要选学参考书籍,查阅手册、图表和文献资料的自学能力。通过独立思考，深入钻研有关问题，学会自己分析并解决问题的方法。通过电路方案的分析、论证和比较，设计计算和选取元器件初步掌握简单实用电路的分析方法和工程设计方法。了解与课题有关的电子电路以及元器件的工程技术规范，能按设计任务书的要求，完成设计任务，编写设计说明书，正确地反映设计与实验的成果，正确地绘制电路图等。培养严肃、认真的工作作风和科学态度。通过课程设计实践，帮助学生逐步建立正确的生产观点、经济观点和全局观点。1.1设计指标（1）显示时、分、秒，时间以24小时为一个周期；（2）具有校时功能，可以分别对“时”及“分”进行单独校时；（3）具有整点报时功能，声响为四低一高，最后一响整点报时。1.2设计要求（1）电路各部分组成及工作原理；（2）元器件的选取及其电路图和功能；（3）电路各部分的调试。（4）配和调试，并能发现问题和解决问题。二、电路总体设计选择总体方案设计单元电路选择元器件计算参数画总体电路图初稿审 图实 验画正式的总体电路图图2.0.1设计思路数字钟的组成如下图所示,由石英晶体振荡器、分频器、计数器、译码器、显示器和校时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器显示时间。图2.0.2数字钟的组成2.1晶体振荡器如图所示是非门 G1与晶振、电容和电阻构成的晶体振荡器电路，G2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。 数字钟应具有标准的时间源，用它产生频率稳定的1HZ脉冲信号，称为秒脉冲，因此振荡器是计时器的核心，振荡器的稳定度和频率的精准度决定了计时器的准确度，所以通常选用石英晶体来构成振荡器电路。一般来说，振荡器的频率越高，计时的精度就越高，但耗电量将增大。故在设计电路时一定要根据需要，设计出最佳电路。精度要求不高，也可采用集成电路555定时器与RC组成多谐振荡器。 1S图2.1.1晶体振荡器电路图2.1.2集成电路555定时器2.2计数器时计数单元为24进制计数器；分计数和秒计数单元为60进制计数器，其输出都为8421BCD码。CC4518内含有两个十进制计数器，用一片CC4518就可以构成六十进制或二十四进制计数器。获得秒脉冲信号后，可根据60秒为一分，60分为一小时，24小时为一天的计数规律。因此 计数器由“秒”计数器电路与“分”计数器电路和“时”计数器电路组成，“秒”、“分”计数器为60进制，时计数器为24进制。 表2.1.1功能表 CC4518 计数器 具有 “加法计数”和清零功能。4518是BCD码（即二十进制）计数器，管脚排列及其真值表如图所示。 图2.2.1CC4518 计数器2.3译码和显示电路CC4511是CMOS电路中常用的共阴极BCD码7段锁存译码译码显示驱动器。内部除了七段译码电路外，还设有锁存电路和输出驱动器部分。其引脚排列及其真值表见图示。 译码是将给定的代码进行翻译。计数器采用的码制不同，译码电路也不同。用七段发光二极管来显示译码器输出的数字，显示器有两种；共阳极或共阴极显示CC4511工作时一定要加限流电阻。如图所示，是由CC4518内两个十进制计数器组成的六十进制计数器、CC4511七段译码驱动器和两位数字显示的电路（图中数码管为共阴极LED），电阻R用于限制CC4511的输出电流大小。图3.1译码显示单元电路 2.4校时电路 常用校正时间的方法是：首先截断正常的计数通路，然后再进行人工触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态。电路如图所示，其功能见下表。 校时电路的作用是当计时器刚接通电源或走时出现误差时，实现对“时”、“分”、“秒”的校准。在电路中设有正常计时和校时位置。图4.1 校时控制电路 2.5整点报时功能：整点报时电路 在时间出现整点前数秒内，数字钟会自动报时。整点报时电路的电路原理图如图所示。二输入与非门可使用CD4011，四输入与非门可使用CD4012等器件。整点报时电路主要由控制门电路和音响电路两部分组成。由8个与非门组成控制电路，由三极管、电阻、喇叭组成音响电路。表中列出了59min50s到59min59s时的报时过程。 图5.1.1 整点报时电路原理图 图5.1.2 四输入与非门CD4012引脚图三、总结3.1调试中故障及解决办法 （1）在检测面包板状况的过程中,出现本该相通的地方却未通的状况,后经检验发现是由于万用表笔尖未与面包板内部垂直接触所至. （2）在检测CD4511驱动电路的过程中发现数码管不能正常显示的状况,经检验发现主要是由于接触不良的问题,其中包括线的接触不良和芯片的接触不良, （3）在实验过程中,数码管有几段二极管时隐时现,有时会消失.用5V电源对数码管进行检测,一端接地,另一端接触每一段二极管,发现二极管能正常显示的,再用万用表欧姆档检测每一根线是否接触良好,在检测过程中发现有几根线有时能接通,有时不能接通,把接触不好的线重新接过后发现能正常显示了.其次是由于芯片接触不良的问题,用万用表欧姆档检测有几个引脚本该相通的地方却未通,而检测的导线状况良好,其解决方法为把CD4511的芯片拔出,根据面包板孔的的状况重新调整其引脚,使其正对于孔,再用力均匀地将芯片插入面包板中,此后发现能正常显示,本次实验中还发现一块坏的LED数码管和两块坏的CD4511,经更换后均能正常显示. （4）在连接晶振的过程中,晶振无法起振.在排除线与芯片的接触不良问题后重新对照电路图,发现是由于12脚未接地所至. （5）在连接六进制的过程中,发现电路只能4,5的跳动,后经发现是由于接到与非门的引脚接错一根所至,经纠正后能正常显示. （6）在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从40跳到59,然后又跳回40,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题.经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA,QB,QC和QD脚,发现QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至. （7）在制作报时电路的过程中,发现蜂鸣器在57分59秒的时候就开始报时,后经检测电路发现是由于把74HC30芯片当16引脚的芯片来接,以至接线都错位,重新接线后能正常报时. （8）连接分频电路时,把时个位的QD和时十位的1脚断开,然后时十位的1脚接到晶振的3脚,时十位的3脚接到秒个位的1脚,所连接的电路图无法正常工作,时十位从0-9的跳,时个位只能显示一个0,在这个电路中3脚的分频用到两次,故无法正常显示,因此要把12进制接到74HC390的一个逻辑电路空出来用于分频即可,因此把时十位的CD4511的12,6脚接地,7脚改为接74HC390的脚,74HC390的3,4脚断开,然后4脚接9脚即可,其中空出的74HC390的3脚就可用于2Hz的分频,分频后变为1Hz,整个电路也到此为正常的数字钟计数.3.2设计体会在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.在连接六进制,十进制,六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了.在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的,例如仿真的连接示意图中,往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚,因此在实际的电路连接中往往容易遗漏.又例如74HC390芯片,其本身就是一个十进制计数器,在仿真电路中必须连接反馈线才能正常显示,而在实际电路中无需再连接,因此仿真图和电路连接图还是有一定区别的.在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的.3.对该设计的建议此次的数字钟设计重在于仿真和接线,虽然能把电路图接出来,并能正常显示,但对于电路本身的原理并不是十分熟悉.总的来说,通过这次的设计实验更进一步地增强了实验的动手能力.谢 辞非常感谢我的导师王艳春 老师。她为人随和热情，治学严谨细心。在闲聊中她总是能像知心朋友一样鼓励你，在论文的写作和措辞等方面她也总会以“专业标准”严格要求你，从选题、定题开始，一直到最后论文的反复修改、润色，王老师始终认真负责地给予我深刻而细致地指导，帮助我开拓研究思路，精心点拨、热忱鼓励。正是王老师的无私帮助与热忱鼓励，我的课程设计才能够得以顺利完成，谢谢王老师。 参考文献：【1】数字电子技术 黄河水利出版社【2】模拟电子技术 人民邮电出版社【3】电子线路设计指导 北京航空航天出版社【4】数字电路实验与课程设计 哈尔滨工程大学出版社【5】电子技术指导实验书 河南机电高等专科学校系统整体电路 系统元器件清单序号名 称型 号数量备 注1七段译码器74LS4862555定时器CB55513与非门74LS001