微机原理课程设计DA转换程序设计.doc

课 程 设 计 说 明 书题 目： D/A卡的设计 2006年 7月 13日 D/A转换卡设计一：设计题目：D/A转换卡的设计二：设计内容： 设计一块D/A卡，该卡具有对05V的模拟电压输出能力，该卡通过微机系统的I/O扩展槽与微机系统连接。 选用芯片：DAC0832等。三：设计要求： 画出电路原理图，说明工作原理,编写利用该卡进行正弦波输出的程序。四：D/A卡转换器结构示意图图（1）D/A转换器的作用是将数字量转换为相应的模拟量。数字量由二进制位组成，每个二进制的权，要把数字量转换为相应的模拟量电压（多数情况需要转换后的模拟信号以电压的形式输出），需要先把数字量的每一位上的代码按权转换成为对应的模拟电流，再把模拟电流相加，最后由运算放大器将其转变成模拟电压。五：题目分析本题利用D/A0832芯片的双缓冲工作方式将数字量转换成模拟量双缓冲工作方式： 1、将数据写入输入寄存器 2、将输入寄存器的内容写入DAC寄存器即：使WR1为低电平，CS为低电平而ILE为高电平，这样，输入寄存器的锁存信号处于无效状态，待转换的数据被写入输入寄存器；WR2和XFER端输入一个负脉冲，从而使DAC寄存器工作在锁存状态。将数据写入DAC寄存器，同时启动变换。六：D/A0832芯片及数模转换原理： 1、数字量是由一位一位的数字构成的，每一个数位都代表一定的权。比如，10000001，最高位的权是27=128，所以此位上的代码1表示数值1128，最低位的权20=1，此位上的代码1表示数值1，其他数位均为0，所以，二进制数10000001就是十进制数129。为了把一个数字量变成模拟量，必须把每一位上的代码按照权来转换为对应的模拟量，再把各模拟量相加，这样，得到的总的模拟量对应于给定的数据。在集成电路中，通常采用T型网络实现数字量向模拟电流的转换，再利用运算放大器来完成模拟电流到模拟电压的转换。所以，要把一个数字量变为模拟电压，实际上需要两个环节：即先把数字量变为模拟电流，这是由D/A转换器完成的；再将模拟电流变为模拟电压，这是由运算放大器完成的。在D/A转换时涉及的参数包括分辨率、转换精转换速率、建立时间、线性误差等。 根据能否直接和总线相连，目前市场上的D/A转换芯片可以分为两类。其中有一类 芯片内部没有数据输入寄存器，比如AD7520、AD7521、DAC0808等，内部结构比较简单，但是，这些芯片不能直接和总线相连。另一类芯片内部有数据输入寄存器，比如DAC0832、AD7524等，这些芯片使用时可以直接和系统总线相连。D/A转换器可以视为微机的一种外围设备，实现D/A转换器和微机接口技术的关键是数据锁存问题。当CPU向D/A转换器输出一个数据时，这个数据在数据总线上只持续很短的时间，必须有数据锁存器锁住这个数据，才能得到持续稳定的模拟量输出。有些D/A转换器芯片本身不带锁存器，此时74LS273芯片以及可编程的并行I/O接口芯片8255A均可作为D/A转换的数据锁存器,有些D/A转换器芯片本身带有锁存器。2对于内部带数据输入寄存器的D/A芯片，使用时可以将D/A直接和数据总线相连。，以DAC0832为例来具体介绍D/A转换芯片的工作原理和使用方法。 如图(1)所示,即为D/A转换器基本结构框图.D/A转换器包括四个部分:电阻解码网络,权位开关,相加器和参考电压。DAC0832为8位电流DAC器件,其内部结构及引脚如图(2)所示,该芯片为CMOS器件,单电源(电源范围为+5V+15V).参考电压可在-10V+10V范围内选择,转换速度约1us,输入待转换的数据保持时间应不小于90ns。DAC0823内部有一个T型电阻网络,用来实现D/A转换,它需要外接运算放大器,才能得到模拟电压输出。从图中（1）可以见到，在DAC0832中有两级锁存器，第一级锁存器为输入寄存器，它的锁存信号为ILE，第二级锁存器称为DAC寄存器，它的锁存信号也称为通道控制信号XFER。因为有两级锁存器，所以，DAC0832可以工作在双缓冲器方式，即在输出模拟信号的同时可以采集下一个数字，于是，可以有效的提高转换速度。另外，有了两级锁存器以后，可以在多个D/A转换器同时工作，利用第二级锁存器的锁存信号来实现多个转换器的同时输出。为了用DAC0832进行数/模转换，可以使用两种方法对数据进行锁存。第一种方法是使输入寄存器工作在锁存状态，而DAC寄存器工作在不锁存状态。具体的说，就是使WR2和XFER都是低电平，这样，DAC寄存器的锁存端得不到有效电平；另一方面，使输入寄存器的有关控制信号中，ILE处于高电平，CS处于低电平。这样，当WR1端来一个负脉冲时，就可以完成一次变换。第二种方法是使输入寄存器工作在不锁存状态，而使DAC寄存器工作在锁存状态。就是使WR1为低电平，CS为低电平而ILE为高电平，这样，输入寄存器的锁存信号处于无效状态；另外，WR2和XFER端输入一个负脉冲，从而使DAC寄存器工作在锁存状态。这样做，也可以达到锁存目的。在此次设计中我们采用第一种方法对数据进行锁存3根据DAC0832的引脚图，图中各信号的定义如下：C S 片选信号，它和允许输入锁存信号ILE合起来决定WR1是否起作用。ILE 允许锁存信号。WR1 写信号1，它作为第一级锁存信号将输入数据锁存到输入寄存器中，WR1必须和CS、ILE同时有效。WR2 写信号2，它将锁存在输入寄存器中的数据送到8位DAC寄存器中进行锁存，此时，传送控制信号XFER必须有效。XFER 传送控制信号，用来控制WR2。D7D0 8位的数据输入端，D7为最高位。IOUT1 模拟电流输出端，当DAC寄存器中全为1时，输出电流最大，当DAC寄存器中全0时，输出电流为0。IOUT2 模拟电流输出端，IOUT2为一个常数和IOUT1差，也就是说，IOUT1+IOUT2=常数。当DAC寄存器内容全为1时，IOUT1最大，IOUT2=0； 当DAC寄存器内容全为0时，IOUT1=0，IOUT2=最大； 当DAC寄存器内容为N时，IOUT1=VREFN/（256Rfb），IOUT2= VREF/Rfb- IOUT1， 无论N值多大：IOUT1+IOUT2= VREF/Rfb（1-28）=常数VREF/Rfb。 Rfb 反馈电阻引出端，DAC083内部已经有反馈电阻,所以，Rfb端可以直接接到外部运算放大器的输出端，这样，相当于将一个反馈电阻接在运算放大器的输入端和输出端之间。Vref 参考电压输入端，此端可接一个正电压，也可接负电压，范围为10+10V。外部标准电压通过VREF与T型电阻网络相连。VCC 芯片供电电压，范围为515V，最佳工作状态是15V。AGND模拟量地，即模拟电路接地端。DGND数字量地。即数字电路接地端。图（2）4双极性电压输出如图(3)所示VOUT1-IOUT1Rfb-VREFN/(256Rfb)Rfb -N/256VREF,VOUT1模拟输出电压的极性总是与VREF极性相反,为单极性输出。VOUT2模拟输出电压可利用基尔霍夫节点电流定律列出方程:VOUT2/10+VREF/10-VOUT1/100代入VOUT1-N/256VREF,求解得:VOUT2(N-128)/128VREF当N=FFH时，VOUT2=5V当N=00H时，VOUT2=0V当N80H时,VOUT22.5V.VOUT2为双极性输出.可根据应用场合的需要,将D/A转换接口芯片接成单极性输出或双极性输出。当要监视的物理量有方向性时,例如角度的正向与反向,速度的增大与减小等,与此相适应,要求D/A转换的输出必须是双极性的。DAC0832对执行时序也有一定要求:第一,选通脉冲应有一定宽度，通常要求500ns，当取VCC+15V典型值时，宽度只要100ns就可以了。此时器件处于最佳工作状态。第二，数据输入保持时间应不小于90ns。在满足这两个条件下，转换电流建立时间为1.0s。当VCC偏移典型值时，也要注意满足转换时序要求，否则将不能保证转换数据正确。图（3）5正弦波对应的角度和二进制数制之间的转换如图(4)所示.本实验在一个周期内对256个点进行了对应的转换,其原理如图(4)所示：图（4）七：正弦波程序产生流程图：开始NO结束YESZF=1INC SIDEC CX调用延时程序 延时 200ms向D/A卡输出SICX=256DATA单元中写入256个一个周期的正弦函数数值SI中放入DATA的首地址八：D/A卡硬件连接图：九：ISA卡资料Pin Name Description 引脚 名称 含义A1 /I/O CH CK I/O channel check; active low=parity error A2 D7 Data bit 7 A3 D6 Data bit 6 A4 D5 Data bit 5 A5 D4 Data bit 4 A6 D3 Data bit 3 A7 D2 Data bit 2 A8 D1 Data bit 1 A9 D0 Data bit 0 A10 I/O CH RDY I/O Channel ready, pulled low to lengthen memory cycles A11 AEN Address enable; active high when DMA controls bus A12 A19 Address bit 19 A13 A18 Address bit 18 A14 A17 Address bit 17 A15 A16 Address bit 16 A16 A15 Address bit 15 A17 A14 Address bit 14 A18 A13 Address bit 13 A19 A12 Address bit 12 A20 A11 Address bit 11 A21 A10 Address bit 10 A22 A9 Address bit 9 A23 A8 Address bit 8 A24 A7 Address bit 7 A25 A6 Address bit 6 A26 A5 Address bit 5 A27 A4 Address bit 4 A28 A3 Address bit 3 A29 A2 Address bit 2 A30 A1 Address bit 1 A31 A0 Address bit 0 B1 GND Ground B2 RESET Active high to reset or initialize system logic B3 +5V +5 VDC B4 IRQ2 Interrupt Request 2 B5 -5VDC -5 VDC B6 DRQ2 DMA Request 2 B7 -12VDC -12 VDC B8 /NOWS No WaitState B9 +12VDC +12 VDC B10 GND Ground B11 /SMEMW System Memory Write B12 /SMEMR System Memory Read B13 /IOW I/O Write B14 /IOR I/O Read B15 /DACK3 DMA Acknowledge 3 B16 DRQ3 DMA Request 3 B17 /DACK1 DMA Acknowledge 1 B18 DRQ1 DMA Request 1 B19 /REFRESH Refresh B20 CLOCK System Clock (67 ns, 8-8.33 MHz, 50% duty cycle) B21 IRQ7 Interrupt Request 7 B22 IRQ6 Interrupt Request 6 B23 IRQ5 Interrupt Request 5 B24 IRQ4 Interrupt Request 4 B25 IRQ3 Interrupt Request 3 B26 /DACK2 DMA Acknowledge 2 B27 T/C Terminal count; pulses high when DMA term. count reached B28 ALE Address Latch Enable B29 +5V +5 VDC B30 OSC High-speed Clock (70 ns, 14.31818 MHz, 50% duty cycle) B31 GND Ground C1 SBHE System bus high enable (data available on SD8-15) C2 LA23 Address bit 23 C3 LA22 Address bit 22 C4 LA21 Address bit 21 C5 LA20 Address bit 20 C6 LA18 Address bit 19 C7 LA17 Address bit 18 C8 LA16 Address bit 17 C9 /MEMR Memory Read (Active on all memory read cycles) C10 /MEMW Memory Write (Active on all memory write cycles) C11 SD08 Data bit 8 C12 SD09 Data bit 9 C13 SD10 Data bit 10 C14 SD11 Data bit 11 C15 SD12 Data bit 12 C16 SD13 Data bit 13 C17 SD14 Data bit 14 C18 SD15 Data bit 15 D1 /MEMCS16 Memory 16-bit chip select (1 wait, 16-bit memory cycle) D2 /IOCS16 I/O 16-bit chip select (1 wait, 16-bit I/O cycle) D3 IRQ10 Interrupt Request 10 D4 IRQ11 Interrupt Request 11 D5 IRQ12 Interrupt Request 12 D6 IRQ15 Interrupt Request 15 D7 IRQ14 Interrupt Request 14 D8 /DACK0 DMA Acknowledge 0 D9 DRQ0 DMA Request 0 D10 /DACK5 DMA Acknowledge 5 D11 DRQ5 DMA Request 5 D12 /DACK6 DMA Acknowledge 6 D13 DRQ6 DMA Request 6 D14 /DACK7 DMA Acknowledge 7 D15 DRQ7 DMA Request 7 D16 +5 V D17 /MASTER Used with DRQ to gain control of system D18 GND Ground Note: Direction is Motherboard relative ISA-Cards.十：软件设计程序：DATA SEGMENTDATAS DB 80H, 83H, 86H,89H,8DH,90H,93H,96H DB 99H,9CH,9FH,A2H,A5H,A8H,ABH,AEH DB B1H,B4H,B7H,BAH,BCH,BFH,C2H,C5H DB C7H,CAH,CCH,CFH,D1H,D4H,D6H,D8H DB DAH,DDH,DFH,E1H,E3H,E5H,E7H,E9H DB EAH,ECH,EEH,EFH,F1H,F2H,F4H,F5H DB F6H,F7H,F8H,F9H,FAH,FBH,FCH,FCH DB FDH,FEH,FFH,FFH,FFH,FFH,FFH,FFH DB FDH,FCH,FDH,FAH,F9H,F8H,F7H,F6H DB F5H,F4H,F2H,F1H,EFH,EEH,ECH,EAH DB E9H,E7H,E8H,E3H,E1H,DEH,DDH,DAH DB D8H,D6H,D4H,D1H,CFH,CCH,CAH,C7H DB C5H,C2H,BFH,BCH,BAH,B7H,B4H,B1H DB AEH,ABH,A8H,A5H,A2H,9FH,9CH,99H DB 96H,93H 90H 8DH 89H,86H,83H,80H DB 80H,7CH,79H,76H,72H,6FH,6CH,69H DB 66H,63H,60H,5DH,5AH,57H,55H51H DB 4EH4CH,48H,45H,43H,40H,3DH,3AH DB 38H,35H,33H,30H,2EH,2BH,29H,27H DB 25H,22H,20H,1EH,1CH,1AH,18H,16H DB 15H,13H,11H,10H,0EH,0DH,0BH,0AH DB 09H,08H,07H,06H,05H,04H,03H,02H DB 02H,01H,00H,00H,00H,00H,00H,00H DB 00H,00H,00H,00H,00H,00H,01H,02H DB 02H,03H,04H,05H,06H,07H,08H,09H DB 0AH,0BH,0DH,0EH,10H,11H,13H,15H DB 16H,18H,1AH,1CH,1EH,20H,22H,25H DB 27H,29H,2BH,2EH,30H,33H,35H,38H DB 3AH,3DH,40H,43H,45H,48H,4CH,4EH DB 51H,55H,57H,5AH,5DH,60H,63H,66H DB 69H,6CH,6FH,72H,76H,79H,7CH,80HDATA ENDS CODE SEGMEN