进制转换计数器设计.doc

电子设计基础课程报告设计题目：3/8进制计数器设计学生班级：学生学号：学生姓名：指导教师：时 间：2010-2011-1-19周信息工程学院一. 设计题目及要求采用74LS161（40161）设计一个3/8进制的计数器，要求：1. 用数码管显示状态2. 用开关切换两种进制状态3. 计数脉冲由外部提供二. 题目分析与方案选择利用74LS161的异步清零或同步置数设计一个3/8进制的计数器，这里我采用异步清零法，应注意的是异步清零法要比设计的进制的状态多一个状态。三. 主要元器件介绍74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能。：管脚图介绍：时钟CP和四个数据输入端P0P3清零/MR使能CEP，CET置数PE数据输出端Q0Q3以及进位输出TC. (TC=Q0Q1Q2Q3CET)：输 入 输 出 CR CPLD EPETD3 D2 D1 D0 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 d c b a d c b a 1 1 0 Q3 Q2 Q1 Q0 1 1 0 Q3 Q2 Q1 Q0 1 1 1 1 状态码加1从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0Q1Q2Q3CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。本设计采用的74LS161逻辑符号：1. 异步清零。ENT=ENP=1，CLR=0时，计数器被直接清零2. 同步置数。ENT=ENP=CLR=1，LOAD=0且同时有时钟脉冲CP的上升沿作用时，A、B、C、D输入端的数据将分别被QA、QB、QC、QD所接收。3. 保持。CLR=LOAD=1条件下，当ENT*ENP=0，不管有无CLK作用，计数器保持原有状态不变。4. 计数。CLR=LOAD= ENT=ENP=1时，74LS161处于计数状态。四. 电路设计及计算1. 3进制设计：主循环状态图：000000010010（0011）0000，逻辑电路图如下：2. 8进制设计:主循环状态图：00000001001000110100010101100111（1000）0000，逻辑电路图如下：3. 限流电阻分析：译码器输出电压5V左右，输出电流10mA，7段显示器电压1.5V左右，故选限流电阻约为350欧姆。五. 仿真及结果分析1.下面为仿真电路图2.下图为3进制波形分析：3.下图为8进制波形分析：六. PCB板排布1. 下图为protel电路图：2. 下图为PCB上、下层布线：3. 下图为PCB上层布线：4. 下图为PCB下层布线：七. 总结：1. 通过这次课程设计，我进一步了解了multisim和protel的使用方法，使我收获很大。2. 在课程设计中我也遇到很多问题，例如我对PCB的制作并不是很了解，因此这部分的工作是在同学的协助和帮助下完善的，通过这些事，我觉得以