第4章 集成触发器基础知识.ppt

第4章集成触发器 第4章集成触发器 概述4 1RS触发器及锁存器4 2JK触发器4 3D触发器和T触发器4 4触发器的应用 概述 触发器 能够存储一位二值信息的基本单元 触发器的特点 1 有两个能自行保持的稳定状态 2 在适当的输入信号作用下 触发器能从原来所处的一个稳态翻转成另一个稳态 3 在输入信号取消后 能将得到的新状态保存下来 即记住这一状态 1态 0态 触发器的分类 按触发方式分 电平触发主从触发边沿触发按逻辑功能分 RS触发器JK触发器D触发器T触发器 基本RS触发器锁存器时钟控制RS触发器 4 1RS触发器及锁存器 直接复位置位触发器 反馈 反馈 正是由于引入反馈 才使电路具有记忆功能 基本RS触发器 输入RD 0 SD 1时 若原状态 1 1 0 0 1 0 1 0 输出仍保持 若原状态 0 1 1 1 1 0 1 0 输出变为 置 0 与非门构成 输入RD 1 SD 0时 若原状态 1 0 1 0 1 0 0 1 输出变为 若原状态 0 0 1 1 0 1 0 1 输出保持 置 1 与非门构成 输入RD 1 SD 1时 若原状态 1 0 1 1 1 0 0 1 输出保持原状态 若原状态 1 1 0 1 1 0 输出保持原状态 保持 与非门构成 输出 全是1 与非门构成 基本触发器的真值表 置1端 置0端 与非门构成 基本RS触发器 或非门构成 输入RD 1 SD 0时 若原状态 0 1 1 0 1 0 1 输出仍保持 若原状态 1 0 0 1 0 1 0 1 输出变为 置 0 或非门构成 输入RD 0 SD 1时 若原状态 0 1 0 1 0 1 1 0 输出变为 若原状态 1 1 0 0 1 0 1 0 输出保持 置 1 或非门构成 输入RD 0 SD 0时 若原状态 0 1 0 0 0 1 1 0 输出保持原状态 若原状态 0 0 1 0 0 1 输出保持原状态 保持 或非门构成 输出 全是0 或非门构成 基本触发器的真值表 或非门构成 思考 在与非门构成的基本RS触发器中 当RD和SD同时为0时 结果是否可知 在或非门构成的基本RS触发器中 当RD和SD同时为1时 结果是否可知 与非门构成的基本RS触发器和或非门构成的基本RS触发器分别在什么情况下 结果未知 理解不定的含义 分析触发器功能采用的方法 状态转换真值表特性方程状态转换图激励表 基本RS触发器 或非门构成 Q 原状态Qn 1 现状态 基本RS触发器 0 1 SD 1RD 0 SD 0RD 1 SD 0RD SD RD 0 状态转换图 基本RS触发器 锁存器 电路图 图形符号 时钟控制RS触发器 时钟控制RS触发器 电路图 图形符号 CP 0时 电路状态保持 CP 1时 输出受S R输入的影响 0 1 1 保持 CP 0 1 CP 1 例 波形图 例 画出RS触发器的输出波形 假设Q的初始状态为0 CP R S Q Set 使输出全为1 CP撤去后状态不定 Reset 强制置0 强制置1 强制置0端 强制置1端 CP 0时 可以影响输出 4 2JK触发器 K J CP 0时 0 1 1 保持 CP 1J 0K 0时 0 0 1 1 1 保持 CP 1J 0K 1初态Q 0Q 1时 1 0 1 1 1 1 0 CP 1J 0K 1初态Q 1Q 0时 1 0 1 0 1 0 1 1 0 CP 1J 1K 0初态Q 0Q 1时 0 1 1 1 0 1 0 0 1 CP 1J 1K 0初态Q 1Q 0时 0 1 1 1 1 0 1 CP 1J 1K 1初态Q 0Q 1时 1 1 1 1 0 1 0 0 1 CP 1J 1K 1初态Q 1Q 0时 1 1 1 0 1 0 1 1 0 JK触发器 主从JK触发器 电路图 图形符号 主触发器 从触发器 JK触发器 主从JK触发器的动作特点 1 触发器的翻转分两步动作 2 CP 1时 输入信号都将对主触发器起控制作用 波形图 例 波形图 保持 翻转 例 画出主从JK触发器输出端波形图 例 波形图 集成主从JK触发器7472 强制置0端 强制置1端 边沿JK触发器 有正边沿和负边沿之分 触发方式在逻辑符号中的表示 74LS73 双JK触发器 4 3D触发器和T触发器 例 画出D触发器的输出波形 Q D触发器工作波形 T触发器 工作原理 J K T 图形符号 1J 1K CLK J K C1 Q Q 例 波形图 触发器之间的转换 用一个已有的触发器和适当的逻辑门电路配合 实现另一类型触发器的功能 转换步骤 1 写出已有触发器和待求触发器的特性方程 2 变换待求触发器的特性方程 使其形式上与已有触发器的特性方程一致 3 求出转换逻辑 4 画出逻辑图 JK触发器转换成D触发器 JK触发器转换成RS触发器 因为RS触发器有一约束条件SR 0 所以 D触发器转换成JK触发器 D触发器转换成T触发器 D触发器转换成RS触发器 例 假设初始状态Qn 0 画出Q1和Q2的波形图 Q1 Q2 看懂逻辑符号 熟练使用功能表 触发器异步置1 置0 异步置1 置0 强制置1 强制置0 不需要CP支持 可直接控制触发器的状态 若异步置位信号与时钟控制的置位信号矛盾 电路按异步置位信号输出 同时使时钟控制的置位信号失效 在使用时钟控制的置位信号控制触发器时 须保证异步置位信号处于无效状态 4 4触发器的应用 寄存器数码寄存器移位寄存器异步计数器2n进制异步计数器脉冲反馈型异步计数器 数码寄存器 仅有寄存数码的功能 清零 CP脉冲 通常由D触发器或R S触发器组成 并行输入方式 寄存数码 触发器状态不变 R R R R C1 C1 C1 C1 寄存数码 单向移位寄存器 D 1011 1 Q 1011 1 0 1 1 J K C1 数据依次向左移动 称左移寄存器 输入方式为串行输入 Q Q Q 1 1 1 1 1 1 1 1 R R R R 再输入四个移位脉冲 1011由高位至低位依次从Q3端输出 串行输出方式 动画 1 1 R 1 1 R 1 1 R 1 1 R 左移寄存器波形图 1 1 1 1 1 1 0 待存数据 1011存入寄存器 从Q3取出 串 并行数据输入 输出功能的移位寄存器 23进制异步计数器 异步计数器工作波形 每个触发器翻转的时间有先后 与计数脉冲不同步 脉冲反馈型十进制加法计数器 脉冲反馈型十进制加法计数器工作波形图 1Q 1D 2Q 2D GND 4Q 4D 3Q 3D 时钟 清零 USC 公