数字电子技术第4章 触发器

第4章触发器 Flip Flop 4 1基本RS触发器 4 2时钟触发器 4 3触发器逻辑功能的描述及相互转换 概述 触发器的功能 形象地说 它具有 一触即发 的功能 在输入信号的作用下 它能够从一种状态 0或1 转变成另一种状态 1或0 触发器的特点 有记忆功能的逻辑部件 输出状态不只与现时的输入有关 还与原来的输出状态有关 触发器的分类 按功能分 有R S触发器 D型触发器 JK触发器 T型等 按触发方式划分 有电平触发方式 主从触发方式和边沿触发方式 4 1基本RS触发器 反馈 一 电路结构 反馈 正是由于引入反馈 才使电路具有记忆功能 输入R 0 S 1时 若原状态 1 1 0 0 1 0 1 0 输出仍保持 若原状态 0 1 1 1 1 0 1 0 输出变为 置 0 输入R 1 S 0时 若原状态 1 0 1 0 1 0 0 1 输出变为 若原状态 0 0 1 1 0 1 0 1 输出保持 置 1 输入R 1 S 1时 若原状态 1 0 1 1 1 0 0 1 输出保持原状态 若原状态 1 1 0 1 1 0 输出保持原状态 保持 输入R 0 S 0时 输出 全是1 注意 当R S同时由0变为1时 翻转快的门输出变为0 另一个不得翻转 因此 该状态为不定状态 用或非门组成的基本RS触发器 这种触发器的触发信号是高电平有效 因此在逻辑符号的输入端处没有小圆圈 1 基本RS触发器的特性表 characteristictable 二 逻辑功能描述 2 特性方程 3 状态图 转换方向 转换条件 稳定状态 反映触发器输入信号取值和状态之间对应关系的图形称为时序图 置1 置0 置1 置1 置1 保持 不允许 4 时序图 基本RS触发器的特点 1 触发器的次态不仅与输入信号状态有关 而且与触发器的现态有关 2 电路具有两个稳定状态 在无外来触发信号作用时 电路将保持原状态不变 3 在外加触发信号有效时 电路可以触发翻转 实现置0或置1 4 在稳定状态下两个输出端的状态和必须是互补关系 即有约束条件 在数字电路中 凡根据输入信号R S情况的不同 具有置0 置1和保持功能的电路 都称为RS触发器 例1 运用基本RS触发器 消除机械开关振动引起的脉冲 Q 4 2时钟触发器 clockedflip flop 1同步RS触发器电路结构 直接清零端 直接置位端 一 电平触发 trigger 的时钟触发器 直接清零端 直接置位端 直接清零端 置位端的处理 同步 的含义 由时钟CP决定R S能否对输出端起控制作用 CP 0时 0 触发器保持原态 CP 1时 特性表 R S不相等时 信息传送路径的形象化表达 预置清零端 预置置1端 逻辑符号 特性方程 CP 1期间有效 状态图 例 画出RS触发器的输出波形 假设Q的初始状态为0 CP R S Q 使输出全为1 CP撤去后状态不定 同步R S触发器的小结 1 当CP 0时 无论R S为何种取值组合 输出端均 保持原态 2 只有当CP 1时 将c门和d门打开 控制端R S的取值组合才会在输出端有所反映 即有所谓 功能表 同步触发器存在的问题 计数脉冲必须严密配合 CP脉冲不能太长 否则触发器将产生空翻现象 CP 1期间 输出状态翻转若干次 同步触发器的空翻 10 1 01 0 1 0 1 0 1 1 1 0 工作原理 1 接收输入信号过程 CP 1期间 主触发器控制门G7 G8打开 接收输入信号 Q主由RS决定 从触发器控制门G3 G4封锁 其状态保持不变 在CP 1期间接收的内容被存储起来 二主从触发的时钟触发器 1主从RS触发器 特性方程 逻辑符号 电路特点 主从RS触发器采用主从控制结构 从根本上解决了输入信号直接控制的问题 具有CP 1期间接收输入信号 CP下降沿到来时触发翻转的特点 克服了空翻现象 2主从D触发器 特性表 特性方程 代入主从RS触发器的特性方程 即可得到主从JK触发器的 将 主从JK触发器没有约束 3主从JK触发器 特性方程 特性表 时序图 电路特点 逻辑符号 主从JK触发器采用主从控制结构 从根本上解决了输入信号直接控制的问题 具有CP 1期间接收输入信号 CP下降沿到来时触发翻转的特点 输入信号J K之间没有约束 存在一次变化问题 带清零端和预置端的主从JK触发器的逻辑符号 与输入主从JK触发器的逻辑符号 主从JK触发器功能完善 并且输入信号J K之间没有约束 但主从JK触发器还存在着一次变化问题 即主从JK触发器中的主触发器 在CP 1期间其状态能且只能变化一次 这种变化可以是J K变化引起 也可以是干扰脉冲引起 因此其抗干扰能力尚需进一步提高 例1 画出主从JK触发器输出端波形图 设Q的初始状态为0 例2 假设初始状态Qn 0 画出Q1和Q2的波形图 Q1 Q2 看懂逻辑符号 熟练使用功能表 工作原理 1 CP 0时 G3 G4 1 G1和G2构成的基本RS触发器保持原状态 三 边沿触发器 1维持 阻塞边沿D触发器 0 1 1 2 CP上升沿到来时 若D为0 G6 1 G5 0 致使G4 0 G3 1 从而使Q 0 即Q D 边沿D触发器没有一次变化问题 0 1 1 3 同理可得出 当CP上升沿到来时 若D为1 则Q 1 即Q D 0 1 0 0 1 0 综上所述 边沿D触发器的特性方程为 逻辑符号 具有异步置位端的触发器功能表 例 已知维持 阻塞D触发器的输入波形 画出输出波形图 Q的初始状态为0 CP上升沿有效 CP D 判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态 Q 与或非门G1和G4组成基本RS触发器 G7和G8为输入控制门 其传输延迟时间大于基本RS触发器的翻转时间 2利用传输延迟时间的负边沿触发器 设初始触发器状态为0 CP 0时 门G6 G2 G7 G8被封锁 G7 G8 1 门G3 G5打开 基本RS触发器的状态通过G3 G5保持 0 1 1 Q Q 当CP由0变1或CP 1时 门G2 G6首先解除封锁 状态通过G2 G6继续保持不变 1 Q Q 门G6 G2首先被封锁 但由于G7 G8的传输延迟时间 G7 G8的电平不会立即改变 因此 在一个很短的时间里 门G6 G5将各有一个输入端为低电平 使Q 1 当CP由1变0即CP下降沿到达时 设Qn 0 J 1 K 0 1 1 0 1 1 0 1 0 0 不会马上变化 0 1 1 0 边沿JK触发器的逻辑符号 边沿JK触发器的特点 边沿触发 无一次变化问题 功能齐全 使用方便灵活 抗干扰能力极强 工作速度很高 CP下降沿有效 集成边沿JK触发器 74LS112为CP下降沿触发 CC4027为CP上升沿触发 且其异步输入端RD和SD为高电平有效 注意 4T触发器和T 触发器 将JK触发器的J端和K端接在一起 就得到了T触发器 将T代入JK触发器的特性方程 可得T触发器的特性方程 T触发器的功能 T 0时触发器保持 T 1时触发器翻转 当T端恒接高电平时 就构成T 触发器 4 3触发器的功能描述及相互转换 描述触发器的逻辑功能可以用 功能表 特性表 状态转换表 特性方程 激励表 状态转换图 状态图描述状态之间的转换及转换条件 圆圈表示状态 定向线表示状态转换方向 定向线旁边标注转换条件 激励表是从触发器的图形表倒推 得到的触发器从现态变为所希望的次态时对于输入信号的要求 一 触发器的功能描述 00 0 0101 1010 110 RS触发器激励表 RS触发器的状态转换图 1 RS触发器的状态图 RS触发器的特性方程 2 JK触发器的状态图 JK触发器的特性方程 JK触发器的状态转换图 D触发器的状态转换图 D触发器的特性方程 3 D触发器的状态图 T触发器的特性方程 触发器的状态转换图 4 T触发器的状态图 二 不同类型触发器之间的转换 在实际应用时 有时需要把一种类型的触发器转换成其他类型的触发器 变换后的触发器由给定的触发器和变换逻辑电路组成 例1 D触发器转换成JK触发器 根据变换逻辑方程画逻辑图 例2 JK触发器转换成D触发器 根据变换逻辑方程画逻辑图 不同触发器之间转换的一般步骤 1 同时列出现有和待转换触发器的激励表 2 写变换逻辑方程 3 画逻辑图 例 D触发器转换成JK触发器 1 列出JK和D触发器的激励表 00 01 10 11 0 1 1 0 0 1 0 1 2 根据激励表写变换逻辑方程 3 根据变换逻辑方程画逻辑图 应用举例 例 四人抢答电路 四人参加比赛 每人一个按钮 其中一人按下按钮后 相应的指示灯亮 并且 其它按钮按下时不起作用 电路的核心是74LS175四D触发器 它的内部包含了四个D触发器 各输入 输出以字头相区别 管脚图见下页 1Q 1D 2Q 2D GND 4Q 4D 3Q 3D 时钟 清零 VCC 公用清零 公用时钟 74LS175管脚图 5V D1 D2 D3 D4 CLR CP 赛前先清零 输出为零发光管不亮 D1 D2 D3 D4 CLR CP