第二章MCU简介与最小系统分解.ppt

1 嵌入式系统设计原理与应用DesignandapplicationofembeddedsystembasedonMCU第2章HCS12 X系列简介MC9S12DG128的最小系统孙文义wenyisun 东北大学秦皇岛分校自动化工程系2011年5月 2 提纲 HCS12系列MCU概述 HCS12X系列MCU概述 MC9S12DG128MCU及其最小系统 MC9S12DG128的存储器映像 MC9S12DG128MCU的并行I O端口 3 FreescaleHCS12系列MCU的命名规则 MC9S12D 256B E 产品状态 存储器类型标志 CPU标志 系列标志 存储空间大小及版本 工作温度范围标志 封装标志 无铅组装标志 4 FreescalePartNumberingScheme 16bit S12 S12X 通用 型号广泛 增强型XGATE协处理器 5 HCS12各子系列MCU简介 相同点工作电压一般为5V不同点ROM大小RAM大小EEPROM大小Flash容量I O口数串行借口A D转换器 系列A系列B系列C系列D系列E系列GC系列H系列NE系列Q系列T系列UF系列 6 提纲 HCS12系列MCU概述 HCS12X系列MCU概述 MC9S12DG128MCU及其最小系统 MC9S12DG128的存储器映像 MC9S12DG128MCU的并行I O端口 7 HCS12X系列MCU与HCS12系列MCU的主要差异 1 主要特点Flash RAM EEPROM40MHz的增强CPU2 内部寄存器6个16位2个8位3 寻址方式直接寻址全局寻址4 指令集 8 典型HCS12X系列MCU简介 HCS12XE系列HCS12XF系列HCS12XS系列 9 HCS12X系列MCU中的新增模块简介 XGATE协处理器模块FlexRay模块 10 提纲 HCS12系列MCU概述 HCS12X系列MCU概述 MC9S12DG128MCU及其最小系统 MC9S12DG128的存储器映像 MC9S12DG128MCU的并行I O端口 11 XDP512 CPU12ReferenceManual 1347pages500pages 12 HCS12BuildingBlocks InternalBus SCI1 PWM8CHAN ECT8CHAN 256KFLASEEPROM 12KSRAM ATD1 HCS12CPU BKPINTMMI CMBDMMEBI 4KBYTESEEPROM SIM msCAN3 msCAN2 msCAN1 SCI0 SPI2orPWMCH4 7 msCAN0orBDLC msCAN4orIIC SPI1orPWMCH0 3 SPI0 ATD0 PLLPIT CRG VREG HCS12CPUCore SystemIntegrationModuleSupportModules Vreg Clocks ResetGeneratorMemories Flash RAM EEPROMPeripherals SCI SPI CAN IIC PWM ATD Timer etc PIM 13 14 15 HCS12电源 CPU核心电压 内部产生 IO驱动及芯片工作电压 AD模块参考电压 锁相环工作电压内部产生外部添加滤波电路 内部稳压模块配置端 如果使用内部VREG 单一5V不同组电压要做高频隔离 各自去耦 AD模块工作电压 IO驱动及芯片工作电压 16 Anexample 从内部VREG输出 工作电压输入 内部产生的锁相环工作电压外部添加滤波电路并提供给锁相环外部滤波引脚XFC 17 CRG 时钟复位单元 参考前面的电源部分 18 XTAL EXTAL XFC XTAL EXTAL间可以接入不同的振荡电路形式和参数需要看具体器件文档由XCLK配置决定使用何种模式 不同器件该引脚可能不同 XFC接入二阶低通滤波电路 用于内部压控振荡器去耦 19 S12OscillatorLayout 20 RecommendedClockPCBLayout 去耦电容靠近相应管脚时钟电路靠近相应引脚布线尽量短 无过孔不同的地线单点连接尽量分割不同地电平间的回流阻抗 21 PhaseLockLoop 通过对压控振荡器件VCO的闭环调节实现倍频锁定压控振荡器VCO的最小输出频率就是SCM预分频因子1 16 倍频因子2 128PLL有单独的PLLSEL允许设置位 22 SelfClockMode 无需外部参考时钟由压控振荡器VCO的最小输出频率fSCM决定不同器件 不同工作环境下fSCM差异很大应该仅作为一种安全防范措施在外部时钟恢复稳定后会自动退出SCM模式 ClockMonitor 检查OSCCLK信号是否有跳变如果没有 产生CMFail事件有单独的CME允许位CMFail可以引发系统复位或进入SCM模式 决定于SCME位的设置 NormalClockMode Clockqualitycheck 23 ClockQualityCheck比Clockmonitor更准确ClockQualityCheck用于检查外部时钟是否稳定 而不仅仅是外部时钟的有无ClockQualityCheck在下列条件下启动 1 上电复位2 低电压复位3 从STOP模式唤醒4 发生CMFail事件 50000个VCO周期作为采样窗口宽度超过4096个完整的时钟跳变就产生OSC OKOSC OK产生后立刻结束当前检查OSC OK信号可以控制MCU退出SCM模式 ClockQualityCheck 24 Power OnReset ExternalHardwareReset Lowvoltagereset COPreset 复位信号 clockmonitorreset 不可屏蔽 可屏蔽 25 复位时序 确定复位源 调用相应的复位向量 CRG强制拉低复位信号为了同步复位电路 可能产生3 6个时钟差异 CRG释放复位信号 在上拉电阻的作用下复位信号开始上升外部复位电路的电容值决定复位信号的上升速率 当所有的复位源均释放后 复位信号应该能在64个时钟周期内上升到稳定的高电平外部复位电路不能包含很大的电容 26 PowerOn LowvoltageReset RESETCPUCLKDATABUS ADDRESSBUSIRESET Clockqualitycheck 内部复位逻辑拉低复位信号 MCU内部逻辑复位128时钟周期后释放外部RESET引脚 VFPPP FFFEFFFE1stOpcode2ndOpcode3rdOpcode 128Cycles 64Cycles CLK OK 检查复位引脚 确定复位源 使用相应的复位向量 Reset 27 Reset RESETCPUCLKDATABUS ADDRESSBUSIRESET 内部复位逻辑拉低复位信号 MCU内部逻辑复位128时钟周期后 释放外部RESET引脚 VFPP FFFEFFFE1stOpcode2ndOpcode 128Cycles 64Cycles CLK OK 检查RESET引脚 确定复位源 使用相应的复位向量 COP ClockmonitorResets Opcode 28 Reset RESETCPUCLKDATABUS ADDRESSBUSIRESET 内部复位逻辑拉低复位信号 MCU内部逻辑复位128时钟周期后释放外部RESET引脚 VFPP FFFEFFFE1stOpcode2ndOpcode 128Cycles 64Cycles CLK OK 检查复位引脚 确定复位源 使用相应的复位向量 ExternalResets Opcode 复位引脚被外部复位电路持续拉低 29 ComputerOperationProperlyWatchdog 一个可设定长度的单脉冲产生电路通过CPU的操作可以清除COP 重新开始设定长度计时计时长度可以通过设定COP的工作时钟频率更改COP定时长度溢出后产生内部复位信号 有指定的中断向量COP产生的复位可以从RESET输出用以复位MCU的外部电路对COP的清除必须严格按照手册要求进行 S12需要往指定寄存器写入指定数据 对COP的清除必须在COP设定的溢出周期内完成低功耗模式下仍可以使用COP PSTP PCE控制位 对COP的清除推荐放在主流程中进行 而不是中断 30 MCU的工作模式 复位后CPU开始运行代码 BDM调试模块需要通过特殊的BDM命令激活 BDM模块在复位后优先获得对CPU的控制权其它模式均为工厂测试仿真使用 31 TypicalBDMSystem OnlyBKGDandGNDarerequired othersareoptional Resetwouldallowhosttoresetthetargetsystem Vddwouldallowpodto steal powerfromthetargetsystem VppisnotneededinanycurrentHCS12systems 注意 一定不能插反 RS232 RxDTxDGND InterfacePod CustomBDMSerial TargetSystem BKGD unused Vpp GND Vdd RESET 32 Reset BDM BecarefultothedirectionoftheBDM BDMIN Reset 33 RS 232Driver 34 最小系统 35 提纲 HCS12系列MCU概述 HCS12X系列MCU概述 MC9S12DG128MCU及其最小系统 MC9S12DG128的存储器映像 MC9S12DG128MCU的并行I O端口 36 2 4MC9S12DG128的存储器映像 37 提纲 HCS12系列MCU概述 HCS12X系列MCU概述 MC9S12DG128MCU及其最小系统 MC9S12DG128的存储器映像 MC9S12DG128MCU的并行I O端口 38 DigitalI Opins IOisthebasicmeanstocontrolandmonitorexternalhardwareUsually digitalIOpinsGroupedintoportsof8pinsArebi directional bothinputandoutput AlwayssharedthepinswithotherperipheralsDigitalIOisrunningwithregistersDatadirectionregister DDR Portregister PT PortInputregister PTI Othersettingregister keywakeup pull up 39 DigitalI Opins Datadirectionregister DDR Read writeSpecifiesforeachbitthecorrespondingpinasinputoroutputfunctionPortregister PT Read writeSpecifiesforoutputpinwhethertheoutputishigh lowSpecifiesthehigh low