基于fpga的fir数字滤波 器的实现

基于FPGA的FIR数字滤波器的实现,2 设计的基础理论,2.3 FIR数字滤波器基础理论 一个数字滤波器的系统函数可以表示为：（2-1） 直接由H(z)得出表示输入输出关系的常系数线性差分方程为：（2-2） 可以看出，数字滤波器是把输入序列经过一定的运算（如式2-2所示）变换成输出序列。大多数普通的数字滤波器是线性非时变的(linear time-invariant，LTI)滤波器。对因果的FIR系统，其系统函数仅有零点（除z=0的极点外），并且因为系数a*全为零，所以(2-2)式的差分方程就简化为（2-3） 式（2-3）可以认为是x(n)与单位脉冲响应h(n)的直接卷积。,2 设计的基础理论,FIR滤波器有直接型、级联型和频率抽样型三种基本结构，其中直接型是最常见的结构。由于本次设计采用的是直接型数字滤波器结构，所以只对直接型结构作讨论。图2 直接型结构 这种结构也称为抽头延迟线结构，或称横向滤波器结构。从图2可以看出，沿着这条链每一抽头的信号被适当的系数（脉冲响应）加权，然后将所得乘积相加就得到输出y(n)。 转置定理定义为，如果将网络中所有的支路方向倒转，并将输入x(n)和输出y(n)相互交换，则其系统函数H(z)不变。将转置定理应用于图2，就可以得出FIR的转置直接型，如图3。 图3 转置直接型结构,2 设计的基础理论,几种窗函数及窗函数选择原则 设计FIR滤波器常用的窗函数有:矩形窗函数、三角（Bartlett）窗函数、汉宁（Hanning）窗函数、海明（Hamming）窗函数、布拉克曼（Blackman）窗函数和凯塞（Kaiser）窗函数。具体指标可参看表1。窗函数的选择原则是： (1)具有较低的旁瓣幅度，尤其是第一旁瓣幅度。 (2)旁瓣幅度下降速度要快，以利增加阻带衰减。 (3)主瓣的宽度要窄，以获得较陡的过渡带。 通常上述几点很难同时满足。当选用主瓣宽度较窄时，虽然得到较陡的过渡带，但通带和阻带的波动明显增加；当选用最小的旁瓣幅度时，虽然能得到匀滑的幅度响应和较小的阻带波动，但是过渡带加宽。因此，实际选用的窗函数往往是它们的折中。在保证主瓣宽度达到一定要求的条件下，适当牺牲主瓣宽度来换取旁瓣波动的减少。,3 总体方案的确定,数字滤波器无论是采用硬件实现还是软件实现的方案，首先应确定出数字滤波器的运算结构图。同一个系统函数或差分方程可以采用不同的结构来实现，而结构的不同又会影响系统的精度、稳定性、运算速度和采用运算单元的多少等许多重要的性能指标。本论文采用窗函数法设计了一个低通滤波器，并用OBC编码方式的1BAAT、2LUT的DA算法完成该低通FIR滤波器的硬件设计。 3.1 方案确定 1.FIR滤波器的设计指标 采样频率：5MHz截止频率：1.5MHz 类型：低通输入数据宽度：8位 阶数：16阶系数数据宽度：8位,3 总体方案的确定,3.2 FIR滤波器的模块划分 FIR滤波器的数字硬件系统主要由输入模块、乘累加模块、锁存模块和控制模块组成。各模块执行的功能说明如下:(1)控制模块 控制模块产生其他模块的控制信号，实现对输入模块、乘累加模块、锁存模块的控制，使各模块按照一定的时序依次执行各自的功能，从而完成滤波。它主要由控制器单元和计数器单元组成。(2)输入模块 输入模块的主要功能是完成对输入数据的处理，为后续电路作准备。它主要由并串转换单元、移位寄存器单元和数据的预相加单元组成。(3)乘累加模块 乘累加模块的主要功能是实现数据的相乘和累加。它主要由编码单元、查找表单元、可控加减法器单元和移位累加单元组成。(4)锁存模块 锁存模块的主要功能是将乘累加模块的输出结果锁存后输出。为了完善设计，还应该再加一个查找表生成模块，用来根据外界输入的系数自动修改查找表单元，而不是像本设计中那样，为了改变滤波器的功能，人为的修改查找表单元。,4 FIR滤波器各模块功能的设计,4.1输入模块 在输入模块中，data7.0为采样值并行输入，clk为时钟信号，plsr_load为并行输入同步加载控制信号，S7.0为输出信号，是采样值预相加的输出结果。模块符号图如下：图12 输入模块图,4 FIR滤波器各模块功能的设计,4.2 乘累加模块 在乘累加模块中，S7.0为输入数据，CLK为时钟信号，add_sub_s1和add_sub_s2为控制信号，DOUT7.0为输出结果。模块框图如下:图13 乘累加模块图,4 FIR滤波器各模块功能的设计,4.3 锁存模块 锁存模块的主要功能是对输出的最后结果进行锁存。这是由于加法器的输出很不稳定，影响了最后结果的输出，所以要将结果进行锁存。模块图如下:图14 锁存模块图,4 FIR滤波器各模块功能的设计,4.4 控制模块 控制器模块主要由控制器与一个计数器组成。控制模块图如下:图15 控制模块图计数器的作用是从计数器开始记数起，过9个