第八章CPU的结构与功能

第 章CPU的结构和功能 8 1CPU的结构8 2指令周期 重点 8 3流水技术 难点 8 4中断系统 学习要求 1 了解CPU的结构 掌握各个组成部分的功能 2 指令周期的概念 组成以及各个子周期的数据流 3 基本概念 流水线的时空图 影响流水线的因素以及解决方案 流水线的性能指标 8 1CPU的结构 一 基本概念1 什么是CPU 所谓中央处理器是控制计算机来自动完成取出指令和执行指令任务的部件 它是计算机的核心部件 通常简称为CPU 2 CPU的基本组成 中央处理器由两个主要部分 控制器和运算器组成 3 CPU的功能 取指令 分析指令 执行指令 发出各种操作命令 控制程序输入及结果的输出 总线管理 处理异常情况和特殊请求 1 控制器的功能 2 运算器的功能 实现算术运算和逻辑运算 指令控制 操作控制 时间控制 数据加工 处理中断 冯诺依曼系统结构 程序存储 CPU的功能 1 指令控制 程序是指令的有序集合 保证机器按规定的顺序执行程序 2 操作控制 CPU管理并产生由内存取出的每条指令的操作信号 并把各种操作信号送往相应的部件 从而控制这些部件按指令的要求进行动作 3 时间控制 对各种操作实施时间上的控制 计算机中各种指令的操作信号均受到时间的严格控制 4 数据加工 对数据进行算术运算和逻辑运算处理 完成数据的加工处理 这是CPU的根本的任务 5 处理中断 处理机器在运行过程中的异常情况 如掉电 和特殊请求 如打印机 等 二 CPU结构框图 PCIR ALU寄存器 中断系统 1 CPU与系统总线 CU时序电路 第四篇 2 CPU的内部结构 1 用户可见寄存器 汇编语言用户可以对其编程 1 通用寄存器 三 CPU的寄存器 用户可见和用户不可见 存放操作数 可作某种寻址方式所需的专用寄存器 2 数据寄存器 存放操作数 满足各种数据类型 两个寄存器拼接存放双倍字长数据 3 地址寄存器 存放地址 其位数应满足最大的地址范围 用于特殊的寻址方式段基值栈指针 4 条件码寄存器 存放条件码 可作程序分支的依据 如正 负 零 溢出 进位等 2 控制和状态寄存器 用户不可见 1 控制寄存器 PC 控制CPU操作 2 状态寄存器 状态寄存器 其中MAR MDR IR用户不可见 存放条件码 PSW寄存器 存放程序状态字 PC用户可见 3 举例 Z80008086MC68000 MAR M MDR IR 四 控制单元CU和中断系统 1 CU产生全部指令的微操作命令序列 2 中断系统 五 ALU 参见第 章 8 2指令周期 一 指令周期的基本概念 1 指令周期 取出并执行一条指令所需的全部时间 完成一条指令 执行 取指 分析 取指周期 执行周期 2 每条指令的指令周期不同 NOPJMPX ADDmem MULmem 3 具有间接寻址的指令周期 4 带有中断周期的指令周期 间址周期 用于取操作数的有效地址 中断周期 CPU在每条执行执行结束前都要发出中断查询信号 以检测是否有某个IO外设发出中断请求 如果有请求则进入中断响应阶段 又称为中断周期 此阶段CPU将程序断点保存在存储器中 二 指令周期流程 取指周期 执行周期 间址周期 中断周期 三 CPU工作周期的标志 一个完整的指令周期包括 取指周期 间址周期 执行周期 中断周期 每个周期都要访问存储器 但是访存的目的不同 取指周期是取指令 间址周期是得到有效地址EA 执行周期是取操作数 中断周期是保护程序断点 1 取指周期数据流 四 指令周期的数据流 CU MAR PC 目的 取指令 2 间址周期数据流 目的 获得EA 3 执行周期数据流 4 中断周期数据流 不同指令的执行周期数据流不同 目的 保护断点 指令周期的基本概念 指令周期 CPU每取出并执行一条指令 都要完成一系列的操作 这一系列操作所需用的时间通常叫做一个指令周期 总线周期 通常用从内存中通过总线完成一次数据传输所需要的时间 也称为机器周期或CPU周期 一个指令周期包括若干个指令周期 时钟周期 一个CPU周期时间又包含有若干个时钟周期 通常称为节拍脉冲或T周期 它是处理操作的最基本单位 这些时钟周期的总和则规定了一个CPU周期的时间宽度 8 3指令流水 一 如何提高机器速度 1 提高访存速度 2 提高I O和主机之间的传送速度 提高整机处理能力 高速芯片 Cache 多体并行 I O处理机 DMA 多总线 通道 高速器件 改进系统结构 开发系统的并行性 中断 3 提高运算器速度 高速芯片 改进算法 快速进位链 二 系统的并行性 1 基本概念并行性是指在同一时刻或是同一时间间隔内完成两种或两种以上性质相同或不相同的工作 它们在时间上能相互重叠 同时性 两个或多个事件在同一时刻发生 并发性 两个或多个事件在同一时间间隔发生 2 并行性的等级 由低到高 从计算机内部执行程序角度来看 指令内部 一条指令内部各个微操作之间的并行 指令之间 多条指令之间的并行处理 任务或进程之间 多个任务或程序段的并行执行 作业或程序之间 多个作业或多道程序的并行 硬件实现 软件实现 3 并行性的实现途径 有三种方法 时间重叠 资源重复和资源共享 时间重叠 让多个处理过程在时间上相互错开 轮流重叠地使用同一套硬件设备的各个部分 以加快硬件周转而赢得速度 同时也提高了系统设备的使用效率 资源重复 是在并行性概念中引入空间因素 通过重复设置硬件资源来提高可靠性或性能 以多取胜 资源共享 是利用软件的方法让多个用户按一定时间顺序轮流地使用同一套资源 以提高其利用率 这样也可以提高整个系统的性能 如 计算机网络 三 指令流水原理 指令的串行顺序执行 取指令 由取指部件完成执行指令 由执行部件完成总有一个部件空闲 1 流水线技术把一个重复的过程分解为若干个子过程 每个子过程由专门的功能部件来实现 把多个处理过程在时间上错开 依次通过各功能段 这样 每个子过程就可以与其他的子过程并行进行 流水线中的每个子过程及其功能部件称为流水线的级或段 段与段相互连接形成流水线 流水线的段数称为流水线的深度 4段指令流水线 2 流水线的表示方法 连接图 时 空图 预约表时空图 从时间和空间两个方面描述了流水线的工作过程 时空图中 横坐标代表时间 纵坐标代表流水线的各个段 四 流水线性能 1 吞吐率 单位时间内流水线所完成指令或输出结果的数量 n 任务数Tk 处理完成n个任务所用的时间 2 加速比S m段的流水线的速度与等功能的非流水线的速度之比 Ts 顺序执行所用的时间Tk 使用流水线后所用的时间 由于流水线有建立时间和排空时间因此各功能段的设备不可能一直处于工作状态 流水线中各功能段的利用率 3 效率 1 各段时间均相等的流水线 2 各段时间不相等的流水线 1 在CPU中 跟踪后继指令地址的寄存器是 A 指令寄存器B 程序计数器C 地址寄存D 状态条件寄存器2 CPU主要包括 A 控制器B 控制器 运算器 cacheC 运算器和主存D 控制器 ALU和主存3 指令周期是指 A CPU从主存取出一条指令的时间B CPU执行一条指令的时间C CPU从主存取出一条指令加上执行这条指令的时间D 时钟周期时间4 指令寄存器的作用是 A 保存当前指令的地址B 保存当前正在执行的指令C 保存下一条指令D 保存上一条指令5 计算机操作的最小单位时间是 A 时钟周期 B 指令周期 C CPU周期 D 中断周期 6 假设寄存器R中的数为200 主存地址为200和300的存储单元中存放的内容分别是300和400 若访问到的操作数为200 则所采用的寻址方式为 A 立即寻址 200B 寄存器间接寻址 R C 存储器间接寻址 200 D 直接寻址2007 指令格式是指令字用二进制代码表示的结构形式 通常由 字段和 字段组成 8 从指令系统的角度看 当前的计算机指令系统结构分为 和 两大类9 形成指令地址的方法称为指令寻址 通常是寻址 遇到转移指令时寻址 10 RISC指令系统的最大特点是 只有指令和指令访问存储器 其余指令的操作均在寄存器之间进行 1 衡量流水线性能的主要指标有 和三个 2 某型计算机系统的微处理器的主频为100MHZ 四个时钟周期组成一个机器周期 平均三个机器周期完成一条指令 则它的机器周期为 ns A 40B 50C 80D 1003 当连续处理的任务数远远大于流水线的段数时 流水线的加速比接近于 A 连续处理的任务数B 流水线的段数C 时钟周期D 最大吞吐率4 采用流水方式后的工作速度与等效的顺序串行方式的工作速度之比称为 A 最大吞吐率B 实际吞吐率C 加速比D 效率5 现有四级指令流水线 分别完成取指 取数 运算 传达结果四步操作 若完成上述操作的时间依次为9ns 10ns 6ns 8ns 则流水线的操作周期应设计为ns A 6B 9C 9D 106 CPU从主存取出一条指令并执行该指令的时间叫A 它通常包含若干个B 而后者又包含若干个C 7 若流水线把一条指令分为取指 分析和执行三个部分 且三部分的时间分别是t取指 2ns t分析 2ns t执行 1ns 则100条指令全部执行完毕需 ns A 163B 183C 192D 203 8 若每一条指令都可以分解为取指 分析和执行三步 己知取指时间t取指 4 t 分析时间t分析 3 t 执行时间t执行 5 t 如果按串行方式执行完100条指令需要 1 t 如果按照流水方式执行 执行完100条指令需要 2 t 供选择的答案 1 A 1190B 1195C 1200D 1205 2 A 504B 507C 508D 510 9 冯 诺伊曼机工作方式的基本特点是 A 多指令流单数据流 B 按地址访问并顺序执行指令 C 堆栈操作 D 存储器按内容选择地址10 直接 间接 立即三种寻址方式指令的执行速度 由快至慢的排序是 A 直接 立即 间接 B 直接 间接 立即C 立即 直接 间接 D 立即 间接 直接11 计算机中表示地址时 采用 A 原码 B 补码 C 反码 D 无符号数 思考题 1 根据CPU访存的性质不同 可将CPU的工作周期分为哪几类 2 存储器中若干数据类型 指令代码 运算数据 堆栈数据 字符代码和BCD码 计算机如何区别这些代码 三 影响指令流水线性能的因素 1 流水线并不能减少单条指令的执行时间 但却能提高吞吐率 2 增加流水线的深度 段数 可以提高流水线的性能 但是流水线的深度受限于流水线的延迟和流水线的额外开销 当时钟周期小到与额外开销相同时 流水已没意义 因为这时在每一个时钟周期中已没有时间来做有用的工作 保持流水线性能条件 不能停顿或断流 相关 当一段程序的邻近指令之间出现某种关联后 为了避免出错而使它们不能同时被解释的现象称之为 相关 结构相关数据相关控制相关 1 结构相关 不同指令争用同一功能部件产生资源冲突 解决办法 停顿 指令存储器和数据存储器分开 指令预取技术 适用于访存周期短的情况 2 数据相关 不同指令因重叠操作 可能改变操作数的读 写访问顺序 采用旁路技术 解决办法 写后读相关 RAW 读后写相关 WAR 写后写相关 WAW 后推法 3 控制相关 由转移指令引起 3 控制相关 五 流水线的多发技术 采用流水线技术可以提高计算机的整体性能 为了是流水线不 断流 可以采用好的指令调度算法 重新组织指令的执行顺序 降低相关带来的干扰 还可以开发多发技术即在一个时钟周期内产生多条的指令结果 超标量流水线超流水线技术超长指令字技术 1 超标量技术 硬件 配置多个功能部件软件 不能调整指令的执行顺序 通过编译优化技术 把可并行执行的指令搭配起来 2 超流水线技术 在一个时钟周期内再分段 3段 不能调整指令的执行顺序 在一个时钟周期内一个功能部件使用多次 3次 靠编译程序解决优化问题 流水线速度是原来速度的3倍 3 超长指令字技术VLIW 采用多个处理部件 六 流水线结构 1 指令流水线结构 完成一条指令分7段 每段需一个时钟周期 若流水线不出现断流 1个时钟周期出1结果 不采用流水技术 7个时钟周期出1结果 理想情况下 7级流水的速度是不采用流水技术的7倍 2 运算流水线 完成浮点加减运算可分对阶 尾数求和 规格化三段 分段原则每段操作时间尽量一致 1 超标量技术是 A 缩短原来流水线的处理器周期 B 在每个时钟周期内同时并发多条指令 C 把多条能并行操作的指令组合成一条具有多个操作码字段的指令 D 以上都不对2 超流水线技术是 A 缩短原来流水线的处理器周期 B 在每个时钟周期内同时并发多条指令 C 把多条能并行操作的指令组合成一条具有多个操作码字段的指令 D 以上都不对 3 由编译程序将多条指令组合成一条指令 这种技术称做 A 超标量技术 B 超流水线技术 C 超长指令字技术 D 超字长4 流水线中造成控制相关的原因是执行 指令而引起 A 条件转移B 访内C 算逻D 无条件转移5 流水CPU中的主要问题是A 相关 B 相关和C 相关 为此需要采取相应的技术对策 才能保证流水线畅通而不断流 6 在小数定点机中 采用1位符号位 若寄存器内容为10000000 当它分别表示为原码 补码和反码时 其对应的真值分别为 和 均用十进制表示 现采用四级流水线结构分别完成一条指令的取指 指令译码和取数 运算以及送回运算结果四个基本操作 每步操作时间依次为60ns 100ns 50ns和70ns 该流水线的操作周期应为 A ns 若有一小段程序需要用20条基本指令完成 这些指令完全适合于流水线上执行 则得到第一条指令结果需 B ns 完成该段程序需 C ns 在流水线结构的计算机中 频繁执行D指令时会严重影响机器的效率 供选择的答案 A 50 70 100 280B 100