论文线缆组测试仪的设计.doc

线缆组测试仪的设计院系：电子信息学院专业：电气工程及其自动化班级：学号：、姓名：指导老师：2011年5月摘要：目 录 一 概述. 1 （一）线缆组测试仪的设计背景 .1 （二）MCU与CPLD配合在现代电路设计中的应用.2 （三）本设计的主要工作.2 二 线缆组测试仪的宏观设计 . 2 （一）测试仪的工作原理及系统分析 .2 （二）测试仪的宏观结构.2 （三） MCU的选型.3 （四）PLD的选型.5 （五） AVR与CPLD通信协议的选择.6 （一） 系统软硬件的协同设计 .9 （二） 外观结构设计.19 四 系统调试与测试. 22 （一）调试中的问题和解决.22 （二）实验结果分析.22 五 系统下一步工作. 22 致谢词. 22 参考文献. 23 附录. 24 （一） 系统原理图.24 （二） 毕业设计过程中所涉及的软件 .25 （三） 英文论文.25 （四） 中文翻译.30 摘 要：本文简介了线缆组测试仪设计背景和意义，以及单片机与复杂可编程逻辑器件配合在现代电路设计中的应用及趋势。介绍了单片机、CPLD、键盘、LCD等电路和器件的选择，并提到了 AVR 单片机的功能特点。还介绍了串行外设接口 SPI 的特点， 以及AVR与CPLD采用SPI通信的优点。 并详细介绍了以AVR单片机为核心、 CPLD为辅助接口制作线缆组测试仪的过程。具体实现了整个系统硬件和软件系统的设计、制作和调试。最后给出了系统功能可以进一步完善的基本思路。系统在实验室环境下实际运行和相关测试，结果表明：该系统稳定性好、使用简单方便，达到了预期的性能和要求。 关键词：线缆组测试仪 AVR单片机 复杂可编程逻辑器件 串行外设接口The techonology research of Testing Apparatus For Formcable Yang Xiaodong Abstract The thesis introduces design background and meaning of testing apparatus for formcable, application and trend that the single-ship microcomputer cooperated with complicated programmable logic device in the modern circuit design. It introduces the choices of such circuit as the single-ship microcomputer , CPLD , keyboard , LCD ,etc. and components, refers the function characteristic of AVR single-ship microcomputer . The characteristic of serial peripheral interface SPI and the advantage of that AVR and CPLD adopt SPI to communicate are recommended. The thesis also introduces the testing apparatus for formcable making course when regards AVR single-ship microcomputer as core, CPLD as auxiliary interface in detail. It realizes the design, made and debugging correctly of the hardware and software in the whole system. Finally, the basic thinking that the systematic function can be improved further is provided. The system runs actually, is tested relevantly under the environment of laboratory. The result shows that this systems stability is good, it can be used simply and conveniently, it reaches the anticipated performance and requirement. Keywords Testing apparatus for formcable AVR single-ship microcomputer Complex programmable logic device Serial peripheral interface 一 概述 （一）线 线缆 缆组 组测 测试 试仪 仪的 的设 设计 计背 背景 景 在现代化高度发展的今天，各行各业都在使用或寻求高科技产品，来提高其生产效率和产品质量。自动化电气传动类企业同样不例外，但该类企业在电气柜线缆安装这一环节上还未真正提高效率。因为在安装前的线缆测试需要花费一定人力和时间，有的企业可能用万用表进行测试线缆的断或短的情况，其效率可想而知；有的企业为提高效率甚至放弃这一工序，这样就失去了质量的保证。所以研制一个测试线缆好坏的仪器是很有必要的（二） M MC CU U 与 与C CP PL LD D 配 配合 合在 在现 现代 代电 电路 路设 设计 计中 中的 的应 应用 用 当今社会是数字化的社会，是数字集成电路(微处理器、存贮器以及标准逻辑电路等) 广泛应用的社会。其中应用最广泛的当属单片机(Singlechip Microcomputer)和可编程逻辑器件PLD（Programable Logic Device） 。在功能上，单片机与PLD有很强的互补性。单片机以其体积小、功能齐全、应用灵活、价格低廉、良好的数据处理能力等方面所具有的独特优点，长其以来被广泛的应用在各领域。PLD具有高速、高可靠以及开发便捷、规范，能完成任何数字器件的功能，上至高性能CPU下至简单的74电路，都可以用PLD来实现且简化控制系统的硬件结构。PLD器件最有代表性的就是CPLD（Complex Programable Logic Device）与FPGA（Field Programable Gate Array)。单片机与CPLD/FPGA两类器件相结合的电路结构在许多高性能仪器仪表和电子产品中已被广泛应用。 近几年市场上推出的一种新技术及SOPC（System On a Programmable Chip，可编程单芯片系统） ，它就是将MCU嵌入PLD中，这是将来数字电路设计的一个趋势。可见学习和同时应用MCU和PLD是十分重要的。 （三）本设计的主要工作 1、分析研究线缆组测试仪系统的工作原理； 2、设计系统的原理图，包括硬件原理图和软件 3、以MCU为核心CPLD为辅助接口，完成之间的配合及数据通信； 4、设计并实现由4X4键盘、LCD液晶显示器和MCU三者组成的人机及交互式系统； 5、可实现选择某张图号能对48线的图进行测试。 （一）测 测试 试仪 仪的 的工 工作 作原 原理 理及 及系 系统 统分 分析 析 线缆组测试仪，是将多组线缆(内有多条导线)进行同时测试，检测其通断和短路情况。主控制器用了一块ATMega32(AVR)单片机MCU，主要完成：、键盘的操作处理；、液晶显示器的显示处理；、与 CPLD 接口(检测)电路进行数据通信处理。用户通过对键盘的操作输入要检测某一线缆组的图号，然后按开始键后CPLD开始工作，一块CPLD进行信号输出通过被测线缆到另一CPLD进行数据信息汇总，并在MCU与CPLD之建立SPI（Serial Peripheral Interface）同步串行通信接口协议把数据传给单片机进行处理，测试结果反应在液晶显示器上。整个过程中键盘和液晶显示器实现人机交换的操作。 （二）测试仪的宏观结构根据系统要求，对整个系统设计有一个宏观结构即原理框图如图所示。本系统的软硬设计均围绕该图。 （三） M CU的选型 1单片机的类型 单片机的应用范围十分广泛，主要的应用领域有工业控制、仪器仪表、计算机外部设备与智能接口、商用产品、家用电器等。由于应用范围和场合的不同，MCU的选型就显得尤为重要。市面上的单片机品牌很多， 要根据不同的需要选择适合的品牌， 就需要了解许多种单片机及其特点。以下是当今最流行的几种单片机： 1）8051类单片机 国内应用最广的单片机，最早由Intel推出。20世纪80年代中期，Intel公司将8051内核使用权以专利互换或出售形式转给世界许多著名的IC制造厂商，他们在保持与8051单片机兼容的基础上，改善了8051许多特性，如提高速度、提高集成度、放宽电源电压的动态范围等。 集成度、放宽电源电压的动态范围等。 2）PIC单片机 由Microchip设计生产，主要产品是16C系列8位单片机。CPU采用RISC结构，仅33条指令，运行速度快，价格低廉，抗干扰性强。基本上都是OTP（One Time Programmable，次性烧录）产品，适于用量大、档次低、价格敏感的产品。 3）Motorola单片机 Motorola是世界上最大的单片机厂商。其单片机品种全，新产品多，广泛用于汽车工业。 8位单片机有68HC05和68HC08以及增强型单片机68HC11和68HC12。 特点是抗干扰能力强， 适用于工控领域及恶劣的环境。 4）Zilog单片机 Z8单片机是Zilog公司的产品，采用多累加器结构，有较强的中断处理能力，产品为OTP型。Z8单片机以低价位的优势面向低端应用，以18引脚封装为主，ROM为0.52KB。 5）AVR单片机 AVR单片机，由著名的Atmel公司设计生产，已形成系列产品。其ATtiny、AT90和ATMega系列分别对应低、中、高档产品。AVR单片机片内资源丰富，是一种高集成度的单片机。其包括：1K128K字节可下载的Flash存储器、464K字节EEPROM、4128K字节RAM、532条通用的IO线、32个通用工作寄存器、模拟比较器、定时器计数器、可编程异步串行口、内部及外部中断、带内部晶振的可编程看门狗定时器、SPI串行口、10位AD转换器以及闲置模式和掉电模式2个可选择的省电模式等。AVR单片机是用一个时钟周期执行一条指令的，即在执行前一条指令时就取出下一条指令，然后以一个周期执行指令（与DSP类似） ，是8位单片机中第一种真正的RISC单片机。AVR单片机与C语言的配合十分完美。有人将AVR单片机称为“面向C语言”的单片机。 AVR单片机的程序存储空间采用Flash技术，可重复擦写1000次以上（新的AVR单片机可重复擦写10000次以上） 。而且设计者不必将单片机从系统上拆下来拿到编程器上烧录，可直接在电路板上进行在线下载（ISP） ，以实现程序修改、烧录等操作，方便产品升级。 2本系统中MCU的选择方案 线缆组测试仪系统设计的思想是以单片机为核心作为主控制器，完成对各部分（输入、输出等）的信息进行处理，要与大量的数据表(存储于内部或外部ROM/RAM)进行比较判断。以CPLD为辅助接口将信息传给单片机。且能有足够的ROM和RAM空间存贮程序和数据（不准备外扩ROM、RAM以减小对单片机的负担和降低编程难度） ，所以对单片机处理速度要求快 1）方案一 采用一块高速单片机处理信息，外围加上ROM 或EEPRAM 存储大量数据信息。单片机和PLD通信的那一部分程序采用自己编程完成通信时序。这样给单片机编程带来了困难而且电路也会复杂，出错或受干扰的可能性就大。如采用8051系列单片机。 ）方案二 采用一块大容量且处理速度快的单片机，把数据和程序方在一个单片机中。而且有专用的通信接口模块，使用简单方便。这样的单片机可选PIC和AVR的。 3MCU选型的一般原则 1) 高可靠性原则 工业级MCU能满足绝大多数场合，特殊场合可选用军用品；知名品牌MCU供应商的MCU一般都有较好的可靠性保证。 2）合适的位数和功能 要根据计算量的大小和系统对实时性的要求。在大多数场合中，8 位机都能很好满足系统要求。尽量选用片内资源够用的MCU，使产品尽量接近“单片化” ；还要遵循够用、留有适当富裕量的原则。 3）选用主流技术、机型 要结合开发者的技术储备、现有的开发装置、库存和供货渠道等多种因素，尽量选择主流机型。选择主流机型有很多可借鉴的经验，同时它的仿真器支持应该使很完善的，开发性价比高。 4）频率选择就低的原则 大多数嵌入式应用对象有响应时间要求， 但频率不是越高越好， 还是要遵循够用就低的原则，因为过高频率可能造成不必要的干扰。 5）选用主流技术、机型 在小型和便携式产品中要考虑采用小体积、微功耗MCU。 根据选项原则并结合本系统方案，可以看出片内带有通信接口模块，且容量大的单片机可以减化电路降低编程难度。这样增加了系统的可靠性，能够满足本设计的要求；而且其外围电路简单，缩短了设计周期，电路简单也是可靠性设计的一个要求。由于 AVR 单片机集成度高技术较成熟，抗干扰能力强等优点，可以在系统下载，所以在本系统中采用了AVR单片机ATMega32作为主控制器。 单片机编译器的选择 上面已经完成了对单片机的选择，接下来就应选择合适的编译器了这也是相当重要的（选的好不好直接影响到程序的优化程度和编程时间） 。针对AVR单片机编译器的选择应看: 1）采用何种语言进行编程。 2）估算程序代码量的大小。 用C语言还是用汇编语言进行单片机软件开发，这是每个单片机开发者面临的问题。汇编语言作为传统嵌入式系统的编程语言，具有执行效率高，容易估算执行时间等优点，但其编程效率低，且可移植性和可读性较差，维护不方便。而C语言则恰好与汇编语言相反，其可移植性和可读性强，维护方便，但是其代码效率不如汇编语言高，事先难以估算语句的执行时间。虽然使用C 语言写出的代码会比汇编语言占用的空间大一些，但由于现在单片机的程序存储空间有了较大幅度的提高，占用空间大小的差异已经不是关键。相比之下，应该更注重软件是否便于维护和移植，以及开发软件所花的时间成本的大小。因此，现在大部分电子工程师会优先考虑使用语言进行嵌人式系统开发， 只有在一些对时序要求较高的场合， 才用汇编语言实现。 所以系统中对AVR单片机的编程将采用语言。 用语言进行AVR单片机开发， 常用的C编译器有ICCAVR、 GCCAVR、 Code VisionAVR、 IAR EW。便是这里有几种编译器不是完全开发的，只有GCCAVR是一款完全免费软件，不需考虑程序代码超过还能不能编译。且本系统单片机程序代码肯定超过2K，所以最后AVR编译器采用GCC编程。 （四）P LD的选型 1PLD的分类 可编程逻辑器件（PLD）可分为简单低密度 PLD 和复杂高密度 PLD。前者以 PAL（Programmable Array Logic， 可编程逻辑阵列） 和GAL （Generic Array Logic， 通用阵列逻辑器件）为代表；而后者则包括CPLD（Complex PLD,复杂可编程逻辑器件）和FPGA（Field Programable Gate Array，现场可编程门阵列） 。对于PLD产品，一般分为：基于乘积项（Product-Term）技术，EEPROM（或Flash）工艺的中小规模PLD，以及基于查找表（Look-Up table）技术，SRAM工艺的大规模PLD/FPGA。其实PLD的概念很大，如果对于非IC设计专员，只是想拿PLD作系统的辅助配件的话，则可以把PLD 局限在CPLD 与FPGA 两者上。FPGA和 CPLD的比较如表1所示2本系统中PLD的选择方案 根据线缆组测试仪系统对PLD的要求， PLD在系统中只是起辅助作用， 即作测试接口用 （需要I/O口在100 左右） ，也可以说是给MCU作I/O扩展用。选PLD的方案有： 1）方案一 用一块100脚以上的CPLD/FPGA，一半I/O口作信号源输出用，另一半I/O口作信号采集用； 2）方案二 用二块80脚左右的CPLD/FPGA，一块I/O口作信号源输出用，另一块I/O口作信号采集用。 3PLD的选择步骤 一般说来选根据系统要求选择PLD可分为以下几步： 1) 预定整个系统设计时间， 决定选用CPLD还是FPGA， 因为CPLD的设计周期相对FPGA要短； 3) 看CPLD/FPGA在系统中的作用和位置，来决定CPLD/FPGA的大小（逻辑门数） ； 2) 根据系统要求，对于来说CPLD/FPGA需要多少I/O口； 结合本系统的要求，为了缩短开发周期，所以选择了CPLD。且由于 CPLD 在系统中，只是起辅助作用，但要求I/O数量在120脚左右，所以选择了EPM7128两片（五） AVR与 与CPLD通信协的选择 如果单片机与CPLD之间连接只是想驱动某一功能模块，那么用几个I/O就可以（即并行方式） 。而单片机在控制CPLD执行某项功能时，往往需要将一些命令字或者参数传给CPLD，并可能将数据进行相互传递。这时，用并行的方式就无能为了。并行方式显然是最快的，也是最低效的，因为命令字的每个bit（位）都将占有一人I/O口。如果传个bit，这样恐怕一般的单片机就无能为力。 于是选择串行通信。 一说串口通信， 恐怕很多人的第一反应就是UART。 对单片机来说， UART接口是很简单的事，只需对相应的寄存器进行设置和读写，而不在乎具体的时序问题。而对于CPLD来说，实现起来就不那么简单了。 事实上，还有一种通信方式比 UART 更简单方便，速度更快，那就是 SPI。本系统中 AVR与CPLD之间的通信就是采用的SPI接口. 1SPI接口介绍 串行外设接口SPI(Serial Peripheral Interface)接口就是AVR单片机提供的一种硬件同步串口，这种接口提供了单片机和外围器件短距离高速通信的接口，主模式下最高速度可以达到系统时钟的1/2。SPI是工业标准的同步串行接口，是一种全双工、四线通信的系统。它允许单片机与各种外围设备以串行方式进行同步通信。采用SPI接口交互数据的双方有主从之分，为串行传输提供时钟的一方是“主机”， 另一方就是“从机”。 很多器件是SPI接口的从设备如一些EEPROM AT25128;有些LCD如PG12864-N、诺基亚NOKIA3100 等LCD屏；有的Flash芯片也是SPI接口的。SPI接口也可以作为CPU之间通信的方式2SPI的传输原理 SPI的的传输原理可参考图22所示，实际上相当于两个位移位寄存器首尾相连，每个时钟周期，数据从一个设备的移位寄存器移出，同时移入了另一个寄存器。位数据全部移出时，两个寄存器就实现了一次数据交换。因此，SPI的发送和接收是同时进行的，实际都是发送一个字节起的，只不过需要接收时发送的是一个不关心的任意字节。 3SPI器件的主/从模式和设置 SPI接口的器件，分为主设备（Master）和从设备(Slave)。主设备产生时钟信号，从设备使用主设备产生的时钟。 主设备能主动发起数据传输。 单片机的SPI控制寄存器SPCR中的MSTR位就是用来选择单片机在传输中是作为主设备还是从设备的。MSTR设为时，为主设备；设为时，为从设备。 4SPI的传输模式和设置 SPI数据传输的模式根据时钟的极性和相位有种组合，这就是种不同的传输模式，分别为模式、模式、模式、模式。 对于AVR单片机的模式的选择，也是通过设置SPI控制寄存器SPCR来实现的。相关的位是时钟极性位CPOL和时钟相位位CPHA，其组合关系如表22。CPOL设置时钟和极性。为时，表示SCK平时是低电平，在数据传输时产生一串高脉冲；为时表示SCK平时为高电平，在数据传输时产生一串低脉冲。CPHA设置锁存数据时时钟的相位。为时，表示时钟相位为时就开始锁存，也就是说SCK一产生电平变化稳定后就开始数据锁存；为时，表示时钟相位为180时锁存数据，也就是延时个时钟周期时锁存数据。图23是各种模式下相关引脚上的时序关系。图23 各种模式下的SCK和MOSI的关系 三 线缆组测试仪的微观设计 （一） 系统软硬件的协同设计 1CPLD的使用 整个系统用了两块CPLD为EPM7128（84脚） ，一块作为信号源（CPLD 1#）另一块作为信号采集（CPLD #） 。 CPLD 1# 的主要工作是，接收单片机发来的Start和CP命令，并以CP为触发信号将进行移位且并行输出（位数与被测线数相等） 。其模块如图3（CPLD_.gdf） 。用VHDL语言实现的进程程序段如下： - = CPLD_1# VHDL= LIBRARY ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; -【实体说明】CP : 是从另一CPLD_2#过来的信号. - Sign_OUT : 是从本CPLD_1#输出的50个移位信号. - CP_out : 每作一次移位的信号. ENTITY CPLD_1 IS PORT( Start,CP : IN STD_LOGIC; CP_out : OUTSTD_LOGIC; Sign_OUT : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); END; ARCHITECTURE siemens OF CPLD_1 IS Signal tmp : STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN -【进程说明】 :The POS_1 is 48位循环左移位程序段. - 右移只要将 tmp(0)=tmp(7); - FOR I IN 7 DOWNTo 1 LOOP - tmp(8-I)= tmp(17-I); - 中的索引号左右换一下. POS_1: PROCESS (Start,CP) BEGIN IF Start=1 THEN tmp=00000001; ELSIF (CPEvent AND CP=1) THEN tmp(7)=tmp(0); FOR I IN 1 To 7 LOOP tmp(7-I)= tmp(8-I); END LOOP; END IF; CP_out=CP; END PROCESS; Sign_OUT=tmp; END; 如图32所示，是CPLD 1# 、CPLD # 的主要工作是，将由CPLD # 输出的信号经过被测线缆进行采集，且将并行位数转换成串行数据传给单片机进行处理， 其中包括SST_AND和CPLD_MCU两个模块。 CPLD # 中的内部模块连接图如图33所示。 其中并串转换和数据输出的那块（CPLD_MCU）VHDL语言如下：- =CPLD_MCU VHDLLIBRARY ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; -【实体说明】:SCK是从Mega32过来的SPI信号. SS内部与门的输出 - Sign_in是从本CPLD_1#输出的48个移位信号. - MISO是串行数据给Mega32. ENTITY cpld_mcu IS PORT( SCK,SS : IN STD_LOGIC; Sign_in : IN STD_LOGIC_VECTOR(7 DOWNTO 0); MISO : OUT STD_LOGIC ); END; ARCHITECTURE siemens OF cpld_mcu IS BEGIN -【进程说明】 :The POS_2is 48位并入串出程序. - 并有SPI接口输出给Mega32 POS_2: PROCESS (SCK,SS) Variable i: INTEGER RANGE 48 DOWNTO 0; BEGIN IF SS=0 THEN i:=7; ELSIF rising_edge(SCK) THEN MISO=Sign_in(i); i:=i-1; END IF; END PROCESS; END; 如图34所示，是CPLD_MCU 在MAX+plusII中的仿真波形。 CPLD 2# 中 SST_AND 与门电路的主要作用是：只有在 CPLD 2# 在工作时单片机才能从CPLD 1# 中取出数据，这样保证数据的可靠性和正确性。 - =SST_AND VHDL= LIBRARY ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; ENTITY SST_AND IS PORT( ST,LOAD : IN STD_LOGIC; StoS : OUT STD_LOGIC ); END; ARCHITECTURE siemens OF SST_AND IS BEGIN StoS=ST and LOAD; END; 如图35所示，是SST_AND 在MAX+plusII中的仿真波形 ATega32（AVR）单片机的使用 单片机的I/O硬件分配图如图36所示 对于为什么要采用AVR单片机以及AVR单片机的优点，在前面一节已经提到过这里就 在多说。Mega32 内部 Flash 是整个系统的主控制器（及核心） ，在系统中主要作用是把各部分功能都协调起来，并处理各类数据。 Mega32 单片机内系统程序，主要是围绕对键盘中的几个功能键（键盘的详细情况在下一步介绍）进行处理，并做出相应的操作。其中单片机的重点是判断由CPLD发来的信息即判断线路的断或短的情。具体的测试判断过程是这样的：当单片机发出Start和CP信号后两块CPLD开始工作，CP 每发出一个上升沿计一次数，说明是检测第几条线；信号采集用的 CPLD 将检测信号传到单片机（SS有效）的指定存储单元（以16进制存放） ，然后单片机将这些数据拆分为二进制位；随后先进行短路判断，将每一位与比较，如果是记住是那一位并存入短路记录存储单元；再进行断路判断，还是一位一位比较，如果都是说明断路并将当前线号存入断路记录存储单元；如果只出现在当前检测的线号时，说明线路正常。单片机中程序流程图如图37所示。 本系统中单片机SPI设计。在选择SPI模式时，由于CPLD的是在上升沿改变输出的，而改变输出必需要时间，因此，上升沿读到的数据是“上一个上升沿改变的数据” 。只能是在下降沿读取数据。所以应选择SPI模式1。单片机与CPLD进行通信的程序如下：【函数原形】: void init_SPI(void) 【参数说明】: 【功能说明】: SPI控制寄存器 =void init_SPI(void) SPCR=(1SPE)|/*=【函数原形】: uint8_t Read_from_SPI(void) 【参数说明】: 【功能说明】: I/O初始化 = =uint8_t Read_from_SPI(void) SPwhile(!(SPSR&return(SPDR); /*= 【函数原形】: void Get_Data_from_FPGA(void) 【参数说明】: 【功能说明】: I/O初始化 = =void Get_Data_from_FPGA(void) sbi databuff0=Read_from_SPI(); /databuff1=Read_from_SPI(); /databuff2=Read_from_SPI(); /databuff3=Read_from_SPI(); /databuff4=Read_from_SPI(); /databuff5=Read_from_SPI(); cbi(PORTB,4); 单片机与CPLD进行数据交换的时序图如图38所示。344矩阵式键盘的使用 根据系统的要求，要实现选择图号和线路号进行测试，则应当有09的数字键、选择 ( )、确认键(Enter)、删除键（Del） 、 开始测试键（Start） 、重新测试（Reset）等几个功能键外，为了实现控制液晶屏的背光灯，又增设的Light键，这样正好是16个键。所以选择44矩阵式键盘，即节省了I/O口资源（矩阵式键盘有m行n列，则键盘上有mn个按键，而它只需要占用mn个I/O口）又满足了系统的要求，如果I/O口资源还紧缺的话，可采用专用键盘扫描芯片(如16键74C922还可省4个I/O口)来节省I/O口资源。 在系统中， 键盘是用户完成检测工作的第一步，也是人机交互的一重要部分。系统中所采用的接44矩阵式键盘接法如图39所示。 以AVR单片机的PC3PC0列线作 按下的情况下，PC7PC4行输入