实验二 四选一多路选择器的设计.doc

实验二 四选一多路选择器的设计姓名：庞啟明 学号：1112120110 专业：自动化一、实验目的进一步熟悉Quartus的Verilog HDL文本设计流程，学习组合电路的设计、仿真和硬件测试。二、实验原理if_else条件语句描述方式，以过程语句引导的顺序语句，适合描述复杂逻辑系统的行为描述语句。(1) 以模块定义语句关键词module_endmodule引导完整的电路模块。(2) 以input和output语句引导模块的外部端口。(3) 以reg等关键词定义模块内将出现的相关信息的特征和数据类型。(4) 以always 等关键词引导对模块逻辑功能描述的语句。负责描述电路器件的内部逻辑功能和电路结构。3、 实验设备与软件平台实验设备：计算机、FPGA硬件平台是Cyclone系列FPGA软件平台：Quartus II 9.1 (32-Bit)、5E+系统四、实验内容编写Verilog程序描述一个电路，实现以下功能：具有6个输入端口 A、B、C、D、S1、SO，A、B、C、D均为输入端口，位宽为1；Sl、S0为通道选择控制信号端，位宽为1；Y为输出端口，位宽为1。当S1S0为“00”时，A的数据从Y输出，S1S0为“01”时，B的数据从Y输出，S1S0为“10”时，C的数据从Y输出，S1S0为“11”时，D的数据从Y输出。5、 实验步骤 设计流程：1、编辑和输入设计文件(1)、新建一个文件夹如D：MUX41 ,本工程所有文件将存放在此目录中。1）输入VHDL源程序打开QuartusII,选择菜单File-New。选择Verilog HDL File，输入源程序。2）文件存盘选择File-Save As命令，找到已设立的文件夹D：MUX41，存盘文件名应与实体名一致，存盘为MUX41.v。当出现语句“do you want to create.”的对话框，选择“是”自动创建工程。这里先选择“否”，即暂时不创建工程流程。下一步手动创建工程。(2)、创建工程1）选择菜单File-New project Wizard命令，即弹出工程设置对话框。单击此对话框右侧的“”进行设置，第一行的D：MUX41表示工程所在的工作库文件夹，第二行的MUX41表示此项工程的工程名，第三行是当前工程顶层文件的实体名。2）将设计文件MUX41.v添加入工程中。点“”按钮，在弹出的对话框中选择MUX41.v文件。单击“Add”按钮。3）选择目标芯片器件选择Cyclone系列中的EP1C6Q240C8。也可以从主菜单Assignments的下拉菜单中点击 Device目标芯片设置窗口。4）工具设置，此处不进行设置，点击Next5）结束设置列出了此工程相关设置情况，点击Finish按钮，出现project nevigator窗口，显示本工程项目的层次结构和各层次的实体名。2、全程综合与编译选择Processing-start compilation，等待一段时间，跳出对话框提示编译成功或有错误，并在信息栏显示错误信息。3、仿真测试1）打开波形编辑器选择File-new,选择vector waveform file。2）设定仿真时间区域在Edit-end time，在弹出的窗口time栏处输入50，单位选“us”。3）波形文件存盘，默认文件名为MUX41.vwf4）将此工程MUX41的端口信号名选入波形编辑器中View-utility windows项的Node Finder选项。点击“list”。5）将端口信号名拖入波形编辑器中，拖完信号后可以关掉浮动窗口6）按键盘上“CTRL+W”，显示全部仿真时间区域。7）编辑输入波形(输入激励信号)8) 仿真器参数设置 9）启动仿真器。提示是否保存，选择“是”，仿真成功后选“确定”。10) 观察仿真结果 按键盘上“CTRL+W”，在全部仿真时间区域内观察波形，并分析波形图显示的逻辑功能是否正确4、引脚锁定与硬件测试打开MUX41命名的工程,应选择File的Open Project命令。选择Assignments-assingnment editor项。Category栏中选择locations，然后双击TO栏的new，选择Node Finder。在出现的对话框左边框中选择需要锁定的端口信号名，这些信号跳到右栏，单击OK按键后，这些信号名即进入信号编辑栏。接着在表框中分别键入需要锁定的端口引脚名。锁定引脚后，必须重新编译，启动Processing-Start Ccomplication，编译完成后可下载配置文件。5、使用USB编程器下载配置文件首先安装USB编程器的驱动程序。选择自己搜索驱动程序。备注：若没有正确安装驱动程序，USB Blaster 编程器不可选，这时必须到硬件设备管理器中删除打问号的USB驱动程序，重新正确安装。6、配置文件下载将编译产生的SOF格式配置文件配置进FPGA中。在MODE选择JTAG。编程器选择USB Blaster下载方式。7、点击“start”将配置文件下载，然后进行硬件测试。实验程序：module MUX41a (A,B,C,D,S1,S0,Y);input A,B,C,D,S1,S0;output Y;reg 1:0 SEL;reg Y;always (A,B,C,D,SEL) beginSEL = S1,S0;if (SEL=0) Y = A;else if (SEL=1) Y = B;else if (SEL=2) Y = C;else Y = D;endendmodule功能仿真截图：仿真时序波形图管脚锁定截图 六、实验结果及分析 由4选1多路选择器的时序波形图可知，程序的功能符合设计要求。5E+系统演示时，分别按下或放开键K1、K2，蜂鸣器发出四种