2.8086系统结构

第二章8086微型计算机体系结构 8086CPU的结构 8086的存储器组织 8086总线操作及时序 1 基本介绍8086是单片集成电路 内部由执行单元EU和总线接口单元BIU组成数据总线 D0 D15 和内部结构都是16位的能处理16位数据 也能处理8位数据地址总线 A0 A19 是20位的 直接寻址能力达1M字节系统时钟为5MHzHMOS工艺 40引脚 5V供电有4组寄存器 2 1 8086CPU的结构 负责从存储器或外部设备中读取操作码和操作数 并将结果写入指令指出的地址 2 8086CPU的构成 CPU 执行部件EU 总线接口部件BIU 负责执行指令 EU控制器 标志寄存器 8位队列总线 总线控制逻辑 内部总线16位 20位地址总线 16位数据总线 执行部件EU 总线接口部件BIU 8086CPU的结构框图 MOVAL 5CHADDAL 2EH 1 执行部件EU 执行单元EU 算术 逻辑单元 ALU 运算寄存器 暂存器 标志寄存器 通用寄存器 EU控制器 暂存器 这些寄存器不与外部总线相连 1 执行部件EU组成 EU控制器 标志寄存器 8位队列总线 执行部件EU 2 执行部件工作流程 EU控制器 标志寄存器 8位队列总线 执行部件EU 读入指令操作码02H和06H AL AL 暂存器 将数据地址偏移量交给BIU 暂存器 标志寄存器 EU控制器 读入偏移地址100H 存储器中数据由BIU读入 EU完成操作 1 取指令控制和时序控制2 ALU完成各种算术和逻辑运算 例EU执行以下指令 MOVAL 5CHADDAL 100H 执行的操作为 将16进制数5CH送到8位寄存器AL中 将AL中的值 5CH 与存储器数据段中偏移量为100的数据相加 结果存入AL中 AL 读入指令操作码B0H 读入操作数5CH EU控制器 2 总线接口部件BIU 总线接口部件BIU 1 总线接口部件BIU的组成 总线控制逻辑 20位地址总线 16位数据总线 总线接口部件BIU 2 总线接口部件的操作 读指令 总线控制逻辑 20位地址总线 物理地址 16位数据总线 总线接口部件BIU CS 10H 20位 IP 16位 物理地址 20位 CPU的取指过程 当指令队列有2个或2个以上的字节空余时 BIU自动读指令 存入指令队列 指令MOVAL 5CHADDAL 100H CS 0100HIP 0000H CS IP 总线控制逻辑 总线控制逻辑 1 1 2 3 4 5 6 指令代码 2 总线接口部件的操作 读数据 总线控制逻辑 20位地址总线 物理地址 16位数据总线 总线接口部件BIU DS 10H 20位 偏移地址 16位 物理地址 20位 CPU读取数据过程 偏移地址与DS寄存器中的段基值形成20位物理地址 由总线控制逻辑产生总线时序 从存储器中读入数据 指令ADDAL 100H DS 0200H偏移地址 100H DS 暂存器 总线控制逻辑 总线控制逻辑 指令代码 队列中空出两个字节 自动从存储器中取出指令放在指令队列中 可存放最长指令为6字节 指令执行时所需操作数也由BIU取出 送EU取指和执行指令是分开的在执行一条指令的同时 可取下一条指令放在指令队列中排队减少了CPU取指所需的等待时间 3 BIU完成的操作 从存储器中取出一条指令 用总线 译码 分析指令 从存储器中读取操作数 用总线 执行指令将结果存到存储器 用总线 重复以上过程由此可见 总线是信息传输中最忙的信号线 3 指令的执行过程 8080CPU取指令与执行指令时序 串行工作 8086CPU取指令与执行指令时序 并行工作方式 CPU的串行工作方式使总线和CPU有很多的时间都浪费在等待中了 CPU的并行工作方式使总线和CPU的工作效率得到提高 有限的资源也得到充分的利用 比较 数据寄存器 地址指针及变址寄存器 控制寄存器组 段寄存器组 AXAHAL累加器BXBHBL基址寄存器CXCHCL计数寄存器DXDHDL数据寄存器 通用寄存器组 SP堆栈指针BP基址指针SI源变址指针DI目的变址指针 IP指令指针FLAG标志寄存器 CS代码段寄存器DS数据段寄存器SS堆栈段寄存器ES附加段寄存器 15870 9个标志位 3 8086CPU寄存器 CS DS SS ES 1 8086的段寄存器 8086的BIU单元中有4个16位段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器 代码段寄存器 AX BX CX DX 2 8086的通用寄存器 目的变址指针 DestinationIndex DI 源变址指针 SourceIndex SI 基址指针 BasePointer BP 堆栈指针 StackPointer SP 数据寄存器 Data 计数寄存器 Count 基址寄存器 Base 累加器 Accumulator 通用寄存器的特殊用途表 这个寄存器中的值总是指向下一次所要取出的指令的地址偏移量程序不能直接对它进行修改在程序运行的过程中 CPU会自动修改其中的值 3 8086的指令指针 IP 16位 8086CPU中标志寄存器有9个标志位 其中6个状态标志位 3个控制标志位 4 8086的标志寄存器 状态标志有 CF 进位标志位PF 奇偶位AF 辅助进位位ZF 零标志位 SF 符号标志位OF 溢出位 进位标志CF CF 1时 表明指令执行后的结果在最高位 字节操作时的D7位 字操作时的D15位 上产生了一个进位或借位 1 进位标志位 CF 例如 MOVAL 3 SUBAL 4 执行后 CF 1 CF 0时 则无进位或借位产生 该标志主要用于多字节数的加减法运算 辅助进位标志位AF 对于8位的运算而言 AF 1表示在低位数的第4位上产生了一个进位或借位信号 AF 0时表示此位上无进位或借位产生 2 辅助进位标志位 AF 零标志位ZF ZF 1表示运算结果为零 ZF 0表示运算结果不为零 3 零标志位 ZF 例1 MOVAL 4SUBAL 4例2 XORAX AX 符号标志位SF 它的值与运算结果的最高位相同 SF 1表示运算结果为负数 SF 0表示运算结果为正数 4 符号标志位 SF 溢出标志位OF 当OF 1时 表示有符号数做算术运算时产生了算术溢出 所谓算术溢出是指算术运算的结果超出了机器所能表达的数的范围 128 127 32768 32767 5 溢出控制标志位 OF 加法 次高位向最高 符号 位进位 最高位向前无进位 次高位向最高 符号 位无进位 最高位向前进位 减法 最高 符号 位向前借位 次高位向最高位无借位 最高 符号 位向前无借位 次高位向最高位借位 奇偶标志位PF PF 1表示指令执行的结果中含偶数个1 PF 0表示运算结果中含奇数个1 这个标志位可用来检查在数据传送过程中是否发生错误 6 奇偶标志位 PF 例 MOVAL 2ADDAL 1执行后 PF位为1 运算结果最高位为1 SF 1 例 2个数相加后 分析各标志位的值 D3向D4有进位 AF 1 次高位向最高位有进位 最高位向前没有进位 OF 1 最高位没有进位 CF 0 低8位中1的个数为偶数个 PF 1 运算结果本身 0 ZF 0 运算结果最高位为0 SF 0 例 2个数相减后 分析各标志位的值 第三位向第四位没有借位 AF 0 次高位向最高位没有借位 最高位向前没有借位 OF 0 最高位没有借位 CF 0 低8位中1的个数为奇数个 PF 0 运算结果本身 0 ZF 0 运算结果最高位为1 SF 1 例 正数与负数相加后 分析各标志位的值 第三位向第四位没有借位 AF 0 次高位向最高位没有进位 最高位向前没有进位 OF 0 最高位没有进位 CF 0 低8位中1的个数为奇数个 PF 0 运算结果本身 0 ZF 0 方向标志位DF DF 1时 CPU将以数据串递减的顺序 即地址由高向低 对数据串中的数据进行处理 若DF 0 则将以递加 即地址由低向高 的顺序对数据进行处理 7 方向控制标志位 DF 操作指令 STD CLD 中断允许标志IF 若将IF 1 则处理器允许接受外部可屏蔽中断发来的中断请求 IF 0时 CPU不能接受外部可屏蔽中断发来的请求 8 中断允许控制标志位 IF STI使IF置 1 即开放中断 CLI使IF清 0 即关闭中断 9 跟踪控制标志位 TF 跟踪标志位TF 将TF置成1时 处理器处于单步工作方式 当TF 0时 8086CPU将正常地执行程序 没有专门的操作指令 可间接修改 如用堆栈操作 8086芯片采用双列直插式封装 有40个引脚 4 8086CPU的引脚及功能 8086的40条引脚包含 电源和定时线 控制和状态线 1 8086的工作方式 CPU工作于最小模式 单机系统控制信号由CPU提供 CPU工作于最大模式 可构成多机系统 系统控制信号由专用芯片 常用8288 提供 两种工作方式 最大模式与最小模式 在一个总线周期的第一个时钟周期里 它们表示低16位地址线 AD0 AD15这16条线是分时复用 传送地址时三态输出 传送数据时双向三态输入 输出 1 地址和数据线 AD0 AD15 地址 数据 双向 三态 A16 S3 A17 S4 A18 S5 A19 S6 地址 状态 输出 三态 2 与工作方式无关的引脚 总线周期中地址数据线时序图 总线周期由4时钟周期组成 第一个时钟周期 AD15 AD0表示为低16位地址 A19 A16 S6 S3为高四位地址线 构成20位的地址总线 第二个时钟周期的上升沿开始 A19 A16 S6 S3表示总线状态 第三个周期开始 AD15 AD0变为数据总线 传递数据 S3和S4表示正在被使用的段寄存器 总线周期里A16 S3 A17 S4 A18 S5 A19 S6状态信号功能 S5表示状态标志寄存器中中断允许标志位 IF 的状态 A19 S6则使8086总线浮空 让另外的总线主模块可以取得系统总线的控制权 S3 S6在总线周期的T1以后的时钟周期里表示总线周期状态 当对存储器或I O高8位数据进行操作时 该信号有效 S7为备用状态 2 控制和状态线 控制和状态线包括 READY 准备好 输入 INTR 可屏蔽中断请求 输入 NMI 非屏蔽中断请求 输入 RESET 复位 输入 CLK 系统时钟 输入 至于是读取内存单元中的数据还是I O端口的数据 决定于M IO信号 读选通信号 三态 输出 低电平有效 允许CPU读存储器 数据从存储器到CPU 或I O端口 8086的存储器与I O地址空间 存储器地址空间 15 0 xFFFFFH 0 IP CS DS SS ES 0 x00000H 代码段64K字节 堆栈段64K字节 扩展段64K字节 数据段64K字节 0 x003FFH 专用 通用数据区1MB 0 x00400H INTRNMIRESETREADYTESTRD 和 至于是将数据写入内存单元还是I O端口 决定于M IO信号 写读选通信号 三态 输出 低电平有效 允许CPU写存储器 数据从存储器到CPU 或I O端口 READY READY信号 输入信号 由存储器或I O端口发出 高电平有效 READY信号高电平 READY信号低电平 8086将处于 等待 状态 在总线周期中的T3状态检测到READY为低电平 在T3状态结束后插入一个或几个Tw状态 已准备就绪 可以进行数据传送操作 输入信号 低电平有效 WAIT指令用来使CPU与外部硬件同步 INTR INTR是中断请求输入信号 在每条指令执行的最后一个时钟周期将采样这个信号 只有标志寄存器中的中断允许位为1 且INTR为高时才响应中断 INTR信号 输入信号 电平触发 或边沿触发 高电平有效 NMI NMI信号 NMI是不可屏蔽中断的请求输入信号 它靠边沿触发 如果NMI从低电平变高电平 则8086会在完成当前指令后 把控制转移到不可屏蔽中断服务程序 类型2中断处理程序 输入信号 边沿触发 正跳变 低 高 有效 RESET RESET信号 RESET系统复位信号 8086要求该信号至少维持4个时钟周期的高电平 如果是初次加电引起的复位 则要求维持时间不小于50 s的高电平 输入信号 高电平有效 复位后相关寄存器的初始状态 复位后的第一条指令地址CS 0FFFFHIP 0000H 0FFFF0H 标志寄存器置成0000H 即禁止中断和单步方式 INTA 中断响应信号 输出 低电平有效 24脚 在8086响应外部可屏蔽中断请求之后 便发出低电平有效的中断响应信号 作为对中断请求的回答 8086在中断响应总线周期产生两次负脉冲 中断响应信号两次有效 第一个负脉冲通知外设接口已经响应外设的中断请求 第二个负脉冲用作中断类型号的读选通信号 3 最小组态时的引脚 ALE 地址锁存允许 输出 25脚高电平有效 此信号在一个总线周期的T1周期 变为有效 将地址 数据线上的地址信号锁存在地址锁存器中 从而分开数据和地址信号 8086 地址锁存器 STB 8282 3 8286 2 OE 选用 A19 A0 D15 D0 地址总线 数据总线 5V MN MX AD15 AD0 A19 A16 ALE T OE 低电平有效 用于控制8086外接的数据收发器 为高电平时则禁止收发器传送数据 为低电平时开启收发器 用于控制数据的传送方向 信号为高电平时 8086输出的数据经收发器送到数据总线 信号为低电平时 收发器把数据总线上的数据传送到8086 8086工作于DMA方式时 该信号为高阻状态 用于区分CPU访问存储器 还是访问输入 输出接口 高选择存储器 低选择IO M IO 存储器 IO选择 输出 三态 28脚 M IO WR 操作 CPU对存储器进行写操作CPU对I O端口进行写操作CPU对存储器进行读操作CPU对I O端口进行读操作 1010 0011 RD 1100 HOLD 保持请求 输入 31脚高电平有效 当系统中有其它的总线主设备需要获得对总线的控制权时 便向8086发出高电平有效的保持请求信号 8086在每个时钟上升沿对HOLD引脚信号进行检测 若发现HOLD为高电平则有效 在当前总线周期结束时 则予以响应 HLDA 保持响应 输出 30脚高电平有效 当CPU响应保持请求时 便发出HLDA高电平有效的应答信号 从而将总线让给发出总线保持响应请求的设备 直到这个发出总线保持请求的设备又将HOLD信号变为低电平 CPU才又收回总线控制权 将HLDA信号置为低电平 5 数字逻辑器件 1 地址锁存器8282 8086地址和数据复用一组总线AD15 AD0 在与存储器或I O交换数据时 8086在总线上先送出地址 经过两个时钟后在相同总线上进行数据传送传送 由于总线在传送数据时 仍需保持地址信号 因此要加入地址锁存器 将总线上的地址信息锁存 8086 地址锁存器 STB 8282 3 8286 2 OE 选用 A19 A0 D15 D0 地址总线 数据总线 5V MN MX AD15 AD0 A19 A16 ALE T OE 地址锁存器8282引脚信号 直通 保持 高阻 8282 8086 地址锁存器 STB 8282 3 8286 2 OE 选用 A19 A0 D15 D0 地址总线 数据总线 5V MN MX AD15 AD0 A19 A16 ALE T OE 地址锁存功能 STB为高电平期间 输出等于输入 为下降沿时 输出锁存 与输入无关 ALE为8088 8086地址锁存允许 高电平有效 输出 复用线上出现地址时为高电平 锁存器的DI0 DI7与CPU的地址 数据复用线相连 STB与ALE相连 ALE为正脉冲时 输出地址 为低电平时 输出锁存 与数据无关 两方面的功能 三态输出直接驱动总线 具有数据收和发两个方向的传输 隔离控制功能 常用芯片 Intel8286 Intel8287和74LS2458286输入输出同相8287输入输出反相74LS245的功能与8286相同 2 双向数据总线收发器 1 双向数据收发器8286内部结构 功能表 8086 地址锁存器 STB 8282 3 8286 2 OE 选用 BHE A19 A0 D15 D0 地址总线 数据总线 5V MN MX CLK RESET READY 3 数字逻辑器件在8086最小模式下的应用 AD15 AD0 A19 A16 HOLD HLDA INTR ALE READY RESET T OE 最大最小模式下具有不同功能的信号 最大模式 S0S1S2RQ GT0最小模式 DENDT RM IOHOLD最大模式 RQ GT1QS0QS1LOCK最小模式 HLDAALEINTAWR 6 最大组态时的引脚 1 QS1和QS0指令队列状态信号 输出 这两个信号组合起来提供了8086内部指令队列的状态 以便外部对其动作进行跟踪 这三个状态信号组成的编码表示了当前总线周期是何种操作周期 3 RQ GT1和RQ GT0总线请求信号 4 LOCK总线封锁信号 输出 三态 低电平有效 当此信号有效时 系统中其它总线主部件不能占有总线 此信号可用前缀信号LOCK使其有效 并一直保持到LOCK前缀后面的一条指令执行完毕 另外 在8086的两个中断响应脉冲之间 LOCK信号也自动变为有效电平 以使在中断响应过程不被间断 时钟发生器 8284A READY RESET CLKREADYRESET CLKS0S1S2DENDT RALE 8288INTAMRDCMWTCIORCIOWC S0S1S2 8086CPU MN MX BHE A19 A16 AD15 AD0 STB 1 T OE 8282 3 OE 8286 2 总线控制器 BHE 地址总线 A19 A16 D15 D0 数据总线 8086最大模式下的典型配置图 总线周期 发中断响应信号读I O端口写I O端口暂停取指令读存储器写存储器无源状态 S2 00001111 读写控制 读写控制 读写控制 8284时钟发生器 2 28086的存储器组织 存储器的分体结构 堆栈的概念 存储器地址的分段 计算机中信息的存储类型 1bit 1个二进制位1Byte 8bit1Word 2Byte1Doubleword 2Word1Quadword 4Word 以字节和字为单位的数据处理 任何连续存放的两个字节可称为一个字 WORD 任何连续存放的两个字可称为一个双字 DWORD 在8086的指令系统中 可按字节或字为单位进行数据处理 如 8位数据运算和16位数据运算 数据线的宽度称为字长 字长为8位时为一个字节 BYTE 1 字长 1 存储器地址的分段 存储器地址空间 15 0 xFFFFFH 0 IP CS DS SS ES 0 x00000H 代码段64K字节 堆栈段64K字节 扩展段64K字节 数据段64K字节 0 x003FFH 专用 通用数据区1MB 0 x00400H 1 分段的原因为了实现对1M字节存储空间进行管理 8086采用了分段的方法 存储器的分段并不唯一 它们之间可以相互重叠 所以 对于某一个存储单元来讲 可能属于一个或多个逻辑段 即段的位置不受任何限制 同时一个程序或一个数据区所在的存储空间可在一个段内 也可占有多个段 2 段的排列 0 xFFFFFH 0 x00000H D段 C段 E段 A段 物理地址 段的排列规则 每个段的首址必须能被16整除 即16进制的最低位一定是0段在内存的位置不受限制一个段的最大容量为64KB 高地址 代码段 存储器 低地址 CS DS SS ES 代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器 附加段 堆栈段 数据段 图中数据段与堆栈段是重叠的 3 段的产生 下图是4个段寄存器分别指示着存储器中4个当前段的例子 CS DS SS ES给出4个当前可寻址段的基址 2 物理地址的产生 1 物理地址物理地址就是在1M字节的地址空间中的每一位存储单元 用一个唯一的20位二进制数所表示的地址 物理地址的范围从十六进制的00000H到FFFFFH CPU在与存储器进行数据交换时使用物理地址 基址和偏移地址的范围都是从0000H到FFFFH 2 逻辑地址逻辑地址由两部分组成 即段的基址和偏移地址 其中偏移地址是存储单元所在的位置到段的基址的距离 程序一旦设定 段地址不再变化 而随着程序的执行或数据操作 偏移量不断变化 在程序中不能使用实际地址 而要使用逻辑地址 物理地址 16进制 段地址0 16进制 偏移量 16进制 BIU从存储器中存取信息时 都要形成一个20位的存储器实际地址 实际地址的求法是 将段寄存器中的段基址值左移4位 再加上地址偏移量 16位地址偏移量 左移4位 16位段寄存器中的段基址 20位地址量 3 物理地址的生成 例 某指令所在的存储单元代码段寄存器CS C018H 左移4位段内偏移量IP FE7FH 则当前存储单元的实际地址是CFFFFH 0 C018 FE7FH CFFFFH 即C0180H FE7FH CFFFFH 例如 实际地址01245H可以从两个不同的相互重叠的段中得到 其中一个段的基址是0123H 另一个段的基址是0124H 段基址 0123H 偏移量 0015H 逻辑地址1 实际地址 段基址 0124H 偏移量 0005H 逻辑地址2 物理地址是唯一的 但同一个物理地址可以有多个逻辑地址 在一个段内的最大寻址范围是64K 要想对超出当前段范围的存储单元进行存取操作 必须改变段的基址 8086CPU中4个段寄存器 CS DS SS ES 存放段基址5个16位的寄存器 SP BP SI DI IP 存放偏移地址 4 段寄存器的使用 程序存放在代码段 CS中为段基址 IP中为偏移量 某些数据存放在数据段 DS中为段基址 偏移量由寻址方式确定 某些数据存放在附加段 ES中为段基址 偏移量由寻址方式确定 堆栈用来暂时存放一些特殊的数据存储单元 SS中为段基址 栈底 SP中为偏移量 栈顶 2 8086存储器的分体结构 存储器地址空间分配 FFFFFH 奇地址存储体512K 8bitBHE 0 偶地址存储体512K 8bitA0 0 FFFFEH 00003H 00002H 00001H 00000H 地址 内容 内容 地址 8086系统中 1MB的存储器空间分成两个存储体 偶地址存储体和奇地址存储体 各为512KB 1 奇偶存储体与三总线及8086数据操作 存储体与总线的连接 2 字节和字的存取 读存储器操作过程 1 DS 1000MOVAL 0 MOVAH 51 MOVAX A0 2 DS A000MOVAX 1 如果某条信息其长度大于一个字节 例如是字或者双字 甚至是一组字符串 这时该信息按高位字节存入高位地址 低位字节存入低位地址的原则进行存储 3 规则字和非规则字 地址 存储单元 例如 从19H至1BH中存入的内容是 ABCDEFH 右图所示的存储单元 从奇数地址开始存放字叫非规则存放 这样存放的字称为非规则字 从偶地址开始的存放叫规则存放 这样存放的字也叫规则字 1 规则字和非规则字的定义 CPU从奇数起始的地址中一次最多完成一个字节的存取 而从一个偶数起始的地址中一次可实现一个字的存取 在执行字的传输指令时 若被存取的是一规则字 则BIU只要执行一个总线周期就可完成存取 若为非规则字 则要执行两个总线周期 第一个总线周期存取低位字节 第二个周期存取高位字节 2 字的存储操作 4 堆栈操作 分类 采用存储器件 硬件堆栈和软件堆栈 或用户堆栈 栈地址增加方向 由高向低增长和由低向高增长应用 中断和程序调用 栈地址增加方向 存储区 SP FFFFH 0000H 栈顶空单元 栈底 堆栈区 存储区 44 00 00 FF 55 00 00 00 C1001H 01FFFH C0FFFH C0000H SP SS 栈顶 栈地址增加方向 栈底 初始化 设置SS和SP初值后 向下建立堆栈区 此时栈底与栈顶是重合的 例若初始化SS C000HSP 2000H建立的堆栈区的基地址为C0000H 长度为2000H字节 段基址SS的值 C2000H C1000H C0FFEH C0001H 对堆栈区的操作 压栈 存入数据 出栈 取出数据 栈顶的位置发生变化例 若当前SS C000HSP 1000H当前栈顶的物理地址为 C1000H SP 2 SPSP 0FFEH 入堆栈操作 入栈指令PUSHXX将操作数压入堆栈区 例AX 3322H BX 1100HCX 6655H SS C000H SP 1000H执行指令PUSHAXPUSHBX的操作过程为 SP 2 SPAL SP AH SP 1 SP 2 SPBL SP BH SP 1 44 xx 55 xx xx xx C1001H C0FFFH C0FFCH C1000H C0FFEH C0FFDH SP 2 SPSP 0FFCH SP 2 SPSP 0FFEH 出堆栈操作 出栈指令POPXX堆栈区数据存入XX指定的寄存器或存储单元 例执行完上例的入栈指令后 堆栈区如右图 再执行出栈指令POPCX的操作过程为 SP CL SP 1 CHSP 2 SP 44 33 55 22 xx xx C1001H C0FFFH C0FFCH C1000H C0FFEH C0FFDH 堆栈主要用于中断与子程序调用时 将寄存器或存储单元的内容保存到堆栈中 这样寄存器或存储单元可在子程序中使用 当子程序返时 应将寄存器或存储