阶梯波发生器.doc

毕业设计（论文）题 目 阶梯波信号发生器设计专 业 电气工程及其自动化 班 级 电气 023 学 生 指导教师 2006 年西安理工大学本科生毕业设计（论文）阶梯波信号发生器设计专业：电气工程及其自动化班级：电气023班作者：指导教师： 职称：副教授答辩日期：2006-06-18摘 要在电子测量和自动控制系统中，由阶梯波信号发生器产生的阶梯波信号，可以作为时序控制信号和多极电位基准信号，从而获得了广泛的用途。本文设计了一种用计数器和D/A转换器构成的同步阶梯波发生器，同步脉冲为50KHz，电压变化范围为0V10V，可以产生256/128/64/32/16等不同阶数的阶梯波。由于电路主要采用数字方式，可以产生精度和频率都较高的阶梯波信号。电路主要由三个部分构成：同步脉冲发生部分（采用多谐振荡器）、计数器部分和D/A转换部分。该电路工作稳定，产生的波形与预期结果基本一致。关键词：阶梯波、计数器、D/A转换器、多谐振荡器AbstractIn the electronic measurement and automatic control system, procreative step wave generated by staircase generator is used extensively because of its usage for sequential control signal and multipolar electric potential reference signal. This paper designed a kind of staircase generator consisted of counter and D/A convertor,the frequence of clock pulse is 50KHz, and the voltage spreads from 0V10V, it can produce the step wave with 256/128/64/32/16 etc. ranks. Because the electric circuit mainly adopts the numerical way, it can produce the step wave signal with a better accuracy and higher frequencieses.This circuit is mainly made up of three parts: clock pulse generator (multivibrator), counter and D/A convertor. That circuit work stability and the waveform produced by the circuit basicly accords with the expectated result.Keywords: step wave, counter, D/A convertor, multivibrator西安理工大学本科生毕业设计（论文）目 录第1章概述11.1信号发生器11.1.1信号发生器发展11.1.2信号发生器分类11.1.3信号发生器的发展趋势21.2关于阶梯波2第2章阶梯波的实现方式32.1传统阶梯波发生器32.2本课题用数字方式实现阶梯波32.2.1基本功能的实现32.2.2多种阶数的实现4第3章阶梯波信号发生器设计63.1脉冲发生器设计63.1.1多谐振荡器63.1.2本课题采用的脉冲发生方式83.2计数器设计93.2.1计数器的分类103.2.2四位二进制同步计数器74LS161103.2.3本课题中计数器的使用113.3D/A转换及运放133.3.1AD/DA的分类133.3.2D/A转换器的主要技术指标153.3.3本课题中DAC及运放的选择153.4Multisim仿真173.4.1计数器逻辑功能验证183.4.2仿真阶梯波波形19第4章PCB设计及制作224.1PCB的一些设计规范224.1.1布局规则224.1.2布线规则234.1.3PCB及电路抗干扰措施244.2PCB设计254.2.1原理图绘制254.2.2PCB布局284.2.3PCB布线294.3PCB的装配30第5章硬件调试及改进325.1调试325.1.1上电测试325.1.2阶梯波性能分析355.2改进37第6章结论39致 谢40参考文献4141第1章 概述1.1 信号发生器测量仪器从宏观上可分为两大类，即激励和检测，激励仪器指的就是各类信号发生器。1.1.1 信号发生器发展在1980年以前，信号发生器全部属于模拟方式，借助电阻电容、电感电容、谐振腔、同轴线作为振荡回路产生正弦或其它函数波形。频率的变动由机械驱动可变元件，如电容器或谐振腔来完成，往往调节范围受到限制，因而划分为音频、高频、超高频、射频和微波等信号发生器。1980年以后，数字技术日益成熟，信号发生器绝大部分不再使用机械驱动而采用数字电路，从一个频率基准由数字合成电路产生可变频率信号，调制方式也变得更加复杂。数字合成技术使信号发生器变成非常轻便、覆盖频率范围宽、输出动态范围大、容易编程、适用性强和使用方便的激励源。过去测量1GHz以上的射频和微波元部件需要几个信号发生器组合，以及几种测量顺序，还要手动操作，现在一台高档信号发生器可提供1MHz至65GHz的带宽，而且全部程控操作，从实验室的台式，生产车间的便携式到现场的手持式应用都有大量信号发生器可供选择。1.1.2 信号发生器分类(1) 按频率范围分类：超低频信号源 30kHz以下；低频信号源 30kHz 300kHz；视频信号源 300kHz 6MHz；高频信号源 6MHz 30MHz；甚高频信号源 30MHz 300MHz；超高频信号源 300MHz 3000MHz；(2) 按输出波形分类：正弦信号发生器；非正弦信号源：脉冲信号发生器、函数信号发生器、任意波形信号发生器；(3) 按信号源性能分类：一般信号发生器；标准信号发生器。1.1.3 信号发生器的发展趋势(1) 带有微处理器，具备自校、自检、自动故障诊断、自动波形形成等功能；(2) 带有IEEE-485或RS232总线、可以和计算机构成自动测试系统；(3) 朝着宽频带覆盖、高频率精度、多功能、多用途自动化和智能化方向发展。1.2 关于阶梯波在电子测量和自动控制系统中，由阶梯波信号发生器产生的阶梯波信号，可以作为时序控制信号和多极电位基准信号，从而获得了广泛的用途【1】。例如晶体管特性测试中经常需要阶梯波信号源作为晶体管基极驱动信号源，传统的信号源采用泵式阶梯波产生电路，由于电路受到二极管、三极管等管子参数的影响，精度较低，而且要求脉冲信号源具有一定的负载能力，所以只能适用于要求不高的场合，对于精度较高的阶梯信号，可用D/A变换器配之以计数器、脉冲发生器等来产生。第2章 阶梯波的实现方式2.1 传统阶梯波发生器传统泵式阶梯波信号电路由两个二极管和两个电容器组成，如图21，图21 泵式阶梯波发生器原理电路当输入脉冲由零点平降至-E时，二极管导通，截止，输入脉冲电压对电容器充电，因二极管的等效电阻很小，所以电容很快充电到E；当输入脉冲由-E电平回到零电平时，由于电容两端电压不能突变，故B点电位为+E，此时截止，导通，进行充电，此时电容和将对电压E进行快速分配，将获得一定比例的电压，完成阶梯波的一级，当时，连续的输入脉冲时，输出电压将获得一个阶梯波。这种应用模拟方式产生阶梯波的方式，由于其在精度、频率、可调性等多方面的不足，现在已经很少使用。2.2 本课题用数字方式实现阶梯波2.2.1 基本功能的实现本课题要求设计一个同步阶梯波信号发生器。同步脉冲信号的频率为50KHz，阶梯波阶数为128（或256）阶，阶高约为78mV（或39mV）。由于要实现的阶梯波阶数比较多，阶梯高度比较小，虽然频率要求不高，但是对阶梯波形的精度要求是比较高的，要求阶梯波的上升沿要尽量陡。要达到上述要求，若单纯用模拟电路来实现是有一定难度的，通过观察可以看出阶梯波的一些特点：等阶高、等阶宽、上升阶梯循环产生。等高：就是说相邻阶梯之间的电压差相同；等宽：就是每阶梯持续的时间均向同；循环：阶梯上升到最高后回到零电压继续产生上升阶梯，如此循环。其中等宽和循环正好符合数字计数器的特点，计数器的工作方式就是根据触发脉冲在“00”到“11”之间进行加计数或减计数，其计数频率在芯片允许范围内随脉冲频率变化而变化。要把计数器产生的数字信号转换成阶梯电压信号，D/A（数模转换）是必不可少的过程，数模转换器DAC的作用就是将输入端的数字信号经过其内部电路转换成相应比例的模拟电压输出。原理框图如下：D-A转换器（8位）同步计数器（8位）脉冲发生50KHz图22 阶梯波发生器原理框图2.2.2 多种阶数的实现由于课题要求电路要能实现128（或256）阶的阶梯波，故在设计电路就要考虑如何让同一电路实现多种阶数的阶梯波。256阶，就是有256个电压台阶，根据DAC工作原理（后面章节具体描述）可知，8位的DAC就可以满足要求，计数器也相应得选择8位，但若要用8位的DAC产生7位（128阶）的阶梯波，而且要使所产生的电压范围不变，则DAC的最低位应固定不变，从第二位到最高位顺序计数，相应的计数器实际也应进行7位计数，这样的话可以将计数器的低7位顺序接到DAC的高7位，如图23：同步计数器（8位） 高位D-A转换器（8位）高位图23 128阶梯实现方式计数器实际还是进行8位计数，低7则仍是从“0000000”到“1111111”变化，相当于一个7位计数器，可以看出计数频率不变，所以所生成的阶梯波单阶宽度也不变，只是单阶高度比256阶的高一倍。依此类推，64阶、32阶等也可以很容易实现，如图24：同步计数器（8位） 高位D-A转换器（8位）高位图24 64阶梯实现方式用数字方式来实现阶梯波在原理上比较简单，相应波形的性能将在后面的章节进行分析。第3章 阶梯波信号发生器设计3.1 脉冲发生器设计3.1.1 多谐振荡器多谐振荡器是一种自激振荡器，在接通电源后，不需要外加触发信号，就可以自动的产生矩形脉冲。由于矩形波中含有丰富的高次谐波分量，所以习惯上又把矩形波振荡器叫做多谐振荡器【3】。多谐振荡器的实现有多种方式，较为简单的有以下几种：(1) 对称式多谐振荡器图31所示电路是对称式多谐振荡器的典型电路，它是由两个反相器、经耦合电容、连接起来的正反馈振荡电路。该电路是利用RC电路的充、放电分别控制、的开通与关闭来实现自激振荡的。图31 对称式多谐振荡器电路设为低电平0、为高电平1时，称为第一暂稳态；为高电平1，为低电平0时，称为第二暂稳态；设接通电源后由于某种原因使产生很小正跃变，使电路产生如下正反馈过程：，电路进入第一暂稳态；接着电容放电，充电，电路又产生另一个正反馈过程：，电路进入第二暂稳态。由以上分析可看出，由于电容、交替进行充电和放电，电路的两个暂稳态自动相互交替，从而使电路产生振荡，输出周期性的矩形脉冲。工作波形如图32所示：图32 对称多谐振荡器工作波形其振荡周期估算公式为。(2) 非对称式多谐振荡器图33是用CMOS与非门构成的典型的振荡器电路【4】。当反相器F2输出正跳时，电容立即使F1输入为“1”，输出为“0”。电阻为对反相器输出提供放电通路。当放电到F1的转折电压时（为1/2电源电压），F1输出为“1”，F2输出变为“0”。电阻连接在F1的输出端对反方向充电。当被充电到F1的转折电压时，F1输出为“0”，F2输出为“1”，于是形成周期性多谐振荡器。振荡周期。电阻是反相器输入端保护电阻，不影响振荡频率。图33 非对称式多谐振荡器电路及工作波形(3) 环形振荡器环形振荡器就是利用延迟负反馈产生振荡的，它是利用门电路的传输延迟时间将奇数个反相器首尾相连接而构成的。图34 环形振荡器如图34，环形振荡器虽然结构简单，结构单一，但不实用，由于门的延时时间极短，TTL电路只有几十纳秒，CMOS电路也不过一二百纳秒，导致频率极高，要获得较低的频率，则需要大量的门进行延时；另外，一旦器件个数和特性确定，其频率也就确定了，不易调节。为克服上述缺点，可在环形振荡器中接入RC延时环节构成RC环形振荡器，振荡频率可由RC进行调节，可得到较低的频率，【20】。(4) 此外，还有用施密特触发器或石英晶体构成的多谐振荡器等等。3.1.2 本课题采用的脉冲发生方式拟采用TTL或高速CMOS门电路来构成多谐振荡器，电路采用较为简单的带RC延时的环形振荡器。电路如图35：图35 脉冲发生部分电路假设电容上初始点压为0，接通电源后，振荡器输出为高电平，低电平，通过电阻R向电容充电，由于电容电压不能突变，随一起产生负跳变，随后随电容器充电逐渐升高。这期间，电路处于第一暂稳态，持续时间为。当升高到反相器的阈值电压时，振荡器的输出由高电平变为低电平，变为高电平。同样电容电压不能突变，随一起产生正跳变，随后随电容器放电逐渐降低。这期间，电路处于第二暂稳态，持续时间为。当降低到反相器的阈值电压时，振荡器的输出又变为高电平。于是，电路在两种状态间交替变换，产生周期性矩形脉冲输出。芯片选择6非门74HC04【5】，根据频率估算公式【20】，要产生50KHz脉冲，可选择0.01电容，电阻约1K左右，为了精确调整脉冲频率，该处使用2K电位器。图中J4是脉冲输出端插座。3.2 计数器设计计数器是各种数字逻辑系统中应用最广泛的基本逻辑器件，如计算机中的时序发生器、时间分配器、分频器、程序计数器等都要用到计数器，数字仪表中，时间、温度、压力、流量等物理量的“模-数”“数-模”转换也要用到脉冲计数器【3】。3.2.1 计数器的分类计数器按数制的模数分为二进制、十进制和N进制计数器；按计数方式可分为加计数、减计数和可逆计数器；按计数脉冲输入方式的不同又分为同步计数器和异步计数器两类，其中异步计数器使用串行进位，总延迟时间为各级触发器延迟之和，同步计数器的总延迟和级数无关，速度较快。3.2.2 四位二进制同步计数器74LS161该计数器能同步预置数据，异步清零，具有清零、置数、计数和保持四种功能，并且具有进位信号输出，可串接计数使用。图36中是计数输出端，是预制数输入端，CEP CET为工作状态控制端，TC是进位输出端，为异步置零（复位）端，PE为预制数控制端，CP为脉冲输入端7。图36 74LS161引脚定义74LS161的功能表和时序图如表31和图37所示。表31 74LS161功能表CPPECEP CET工作状态X0XX X置零10X X预置数X110 1保持X11X 0保持（TC=0）111 1计数脉冲CPTC图37 74LS161时序图3.2.3 本课题中计数器的使用要产生256阶梯的阶梯波，就是说需要能产生256个二进制数的计数器，可知应该使用8位的计数器，常用的74LS161是四位二进制计数器，使用两片做级联就可以构成八位二进制计数器。计数器级联后计数规律：低位片没有达到计数最大值“1111”时，高位片不计数；达到最大时，高位片才计数。根据计数器的功能表可知，级联主要有两种方法【6】：(1) 低位计数器进位端TC与相邻高位CET相连，如图38：CEPCET TCCP 1片CEPCET TCCP 2片CEPCET TCCP 3片图38 计数器低速级联工作过程：1片“1111” 2片计数； 1、2片“11111111” 3片计数这种方法中，一个计数脉冲要经过1片N片逐片传递，N稳定后，可进行第二个脉冲，最高计数频率与链接片数有关，片数越多，频率越低，所以这是一种慢速的级联方式。(2) 最低位TC与所有高位片CEP相连，从2片开始，低位TC依次和高位CET相连，如图39：CEPCET TCCP 1片CEPCET TCCP 2片CEPCET TCCP 3片图39 计数器高速级联工作过程：1片“1111” 2片计数；1、2片“11111111” ； 3片计数这种方法中，最高频率与片数无关，是一种比较快的级联方式。由于只使用两片计数器级联，上述两种方式对于两片来说是等同的，使用2片74LS161级联实际电路如图310：图310 实际计数器部分电路该图中两片161的各四个输入端均接低电平，相当于，复位端、预置数端和端均上拉到高电平，由于低位片（上）接高电平，故此时低位片在脉冲作用下工作在计数方式，低位片计满之前，高位片（下）始终为低电平，工作在保持状态，直到低位片计满、进位信号变为高电平时，高位片开始对脉冲进行计数；随后低位进位信号又转为低电平，高位片恢复到保持状态，保持“0001”等待低位片的第二个进位信号。图中J3是脉冲输入端插座。3.3 D/A转换及运放3.3.1 AD/DA的分类A/D转换器主要分为积分型、逐次逼近型、并行比较型/串并行型、-调制型、电容阵列逐次比较型及压频变换型【14】。A/D转换器不是本课题研究重点，故对其具体分类不再阐述。D/A转换器大多数由电阻阵列和n个电流开关（电压开关）构成，按数字输入值切换开关，产生比例于输入的电流（电压）。此外也有为改善精度把恒流源放入器件内部的。一般的，由于电流开关的切换误差小，大多D/A采用电流开关型电路，电流开关型电路如果直接输出生成的电流，则为电流输出型D/A转换器；若经电流-电压转换后输出，则为电压输出型D/A转换器【8】。(1) 电压输出型电压输出型D/A转换器虽有直接从电阻阵列输出电压的，但一般采用内置输出放大器以低阻抗输出，直接输出电压的器件仅用于高阻抗负载，由于无输出放大器部分的延迟，常作为高速D/A使用。(2) 电流输出型这种D/A转换器很少直接利用电流输出，大多外接电流-电压转换电路得到电压输出，后者有两种方法，一是在输出引脚上接负载电阻进行电流-电压转换，二是外接运算放大器。用负载电阻的方法，虽可在电流输出引脚上出现电压，但必须在规定的输出顺从电压范围内使用，而且由于输出阻抗也很高，所以一般外接运算放大器使用。此外，大部分CMOS D/A器件当输出电压范围不为0时不能正常动作，故必须外接运放。外接运放进行转换时，电路构成基本与内置放大器的电压输出型相同，这时，由于在D/A的电流建立时间上加入了运算放大器的延迟，这部分响应也变慢。此外，这种电路中运放因输出引脚的内部电容而引起自振，有时必须作相位补偿。(3) 乘算型D/A转换器中有使用恒定基准电压的，也有在基准电压输入上加交流信号的，后者由于能得到数字输入和基准电压输入相乘的结果而输出，因而称为乘算型DA转换器。乘算型D/A转换器一般不仅可以进行乘法运算，而且可以作为使输入信号数字化地衰减的衰减器及对输入信号进行调制的调制器使用。(4) 一位D/A转换器一位D/A转换器与前述转换方式全然不同，它将数字值转换为脉冲宽度调制或频率调制的输出，然后用数字滤波器作平均化而得到一般的电压输出(又称位流方式)，用于音频等场合。3.3.2 D/A转换器的主要技术指标(1) 分辨率(Resolution) 指最小模拟输出量（对应数字量仅最低位为1）与最大量（对应数字量所有有效位为1）之比。(2) 建立时间(Setting Time) 是将一个数字量转换为稳定模拟信号所需的时间，也可以认为是转换时间。DAC中常用建立时间来描述其速度，而不是ADC中常用的转换速率。一般地，电流输出DAC建立时间较短，电压输出DAC则较长。(3) 其他指标还有线性度(Linearity)，转换精度，温度系数/漂移等【19】。3.3.3 本课题中DAC及运放的选择本课题中要产生最多为256个阶梯，故应与前面计数器部分相同，选择8位的DAC；由于产生的是同步阶梯波，故DAC的电流（电压）建立时间应尽可能的短；再者题目对最后产生的阶梯波形上升沿要求要比较快，故采用电流型D/A转换器外加运算放大器的方式来产生模拟电压，这种方式便于对最后的波形通过更换不同性能的运算放大器进行调整。根据上述要求，拟选用芯片DAC0800/0802 8位数模转换器，该芯片为电流互补输出型(,)，可产生个不同电流值，快速建立电流时间(Fast setting output current)为100ns，输入工作点压范围4.5V18V，输入参考电流【9】。芯片的512脚分别为数字信号输入端，从高位到低位；4、2脚分别为互补电流输出端、；14、15脚是参考电流输入端。图311 DAC0800内部DAC0800外加运算放大器OP07完成电流-电压的转换，原理如图312：图312 DAC与运放连接根据该DAC说明文档可知，它的两个互补电流输出端输出的均为负电流【9】，图中与运放构成电压串联负反馈，也就是说实际相当于一个反向比例器【10】，故经运放输出端产生的电压应为【9】： （31） （32）式中由数字输入端所输入的信号决定，输入端从全0到全1变化时对应从0到255。即为端的输出电流，相应的端输出电流为。由于最终的电压通过运放进行电流-电压转换获得，所以DAC输出电流的精度就显得尤为重要，也就是说作为参考电流的必须要有足够的精度。这个高精度的电流可以由精准的电压源模块和电阻来实现。考虑到标准为，故可选用精准电压源REF01【12】配合左右的电阻来产生。DAC部分电路如图313：图313 实际DAC部分电路3.4 Multisim仿真Multisim2001软件是EWB软件的最新版本，专门用于电路仿真，是迄今为止使用最方便、最直观的仿真软件，增加了大量的VHDL元件模型，可以仿真更复杂的数字元件，在保留了EWB形象直观等优点的基础上，大大增强了软件的仿真测试和分析功能，大大扩充了元件库中的元件的数目，特别是增加了大量与实际元件对应的元件模型，使得仿真设计的结果更精确、更可靠、更具有实用性【13】。应用Multisim2001软件进行仿真只是为了进行电路功能性验证，仿真并不是此次课题的重点，但实际上仿真软件的应用会给硬件电路设计带来巨大的帮助，仿真软件最大的特点是不需要制作出实际硬件就可提前得到电路近似的结果，这也是许多硬件电路计算机辅助设计软件都具有仿真功能的原因，在计算机软硬件飞速发展的今天，仿真软件的大范围应用也证明了它在硬件辅助设计中的重要地位。3.4.1 计数器逻辑功能验证图314 计数器逻辑仿真波形图314中由上到下分别是计数器从最低位到最高位逻辑波形，可以看出两片74LS161级联构成的8位二进制计数器工作逻辑正确，计数频率与脉冲频率相同，为50KHz。3.4.2 仿真阶梯波波形在仿真电路中接入DAC、运放OP07等器件后，组成完整电路，观察到其仿真阶梯波形如图315：图315 256阶阶梯波输出波形上图可以看出，阶梯波每经256阶梯回到零电平，最高点电压约10V，上升256阶梯时间约为5.1ms。图316 256阶阶梯波前两个阶梯波形从图316中可以看出，每阶梯阶高为39mV，阶宽为20s，但是上升沿明显较慢，已经接近1s。仔细观察该阶梯波形后发现，在上升阶梯到最高点压后，并没有返回零电平，稳定的阶梯从78mV开始，如图317，说明电压下降过程时间过长，超过了一个阶梯的宽度，此时计数器已经不是全“0”，故电压无法降到零电平。具体的改进将在对实际电路波形分析后提出，见第5章。图317 256阶阶梯波下降部分波形第4章 PCB设计及制作4.1 PCB的一些设计规范印制电路板(PCB)是电子产品中电路元件和器件的支撑件。它提供电路元件和器件之间的电气连接。随着电子技术的飞速发展，PCB的密度越来越高，PCB设计的好坏对抗干扰能力影响很大。因此，在进行PCB设计时，必须遵守PCB设计的一般原则，并应符合抗干扰设计的要求。要使电子电路获得最佳性能，元器件的布局及导线的布设是很重要的。为了设计质量好、造价低的PCB，应遵循以下一般原则：4.1.1 布局规则首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后，再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。在确定特殊元件的位置时要遵守以下原则：(1) 尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。(2) 某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。(3) 重量超过15g的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题，热敏元件应远离发热元件。(4) 对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。(5) 应留出印制板定位孔及固定支架所占用的位置。根据电路的功能单元，对电路的全部元器件进行布局时，要符合以下原则：(1) 按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。(2) 以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上，尽量减少和缩短各元器件之间的引线和连接。(3) 在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观，而且装焊容易，易于批量生产。(4) 位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽比为3：2成4：3。电路板面尺寸大于200x150mm时，应考虑电路板所受的机械强度。4.1.2 布线规则布线的原则如下；(1) 输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。(2) 印制板导线的最小宽度主要由导线与绝缘基板间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.05mm、宽度为115mm时，通过2A的电流，温度不会高于3，因此导线宽度为1.5mm可满足要求。对于集成电路，尤其是数字电路，通常选0.020.3mm导线宽度。当然，只要允许，还是尽可能用宽线，尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至58mm。(3) 印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则，长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状，这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。4.1.3 PCB及电路抗干扰措施印制电路板的抗干扰设计与具体电路有着密切的关系，PCB抗干扰设计的几项常用措施如下：(1) 电源线设计根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。(2) 地线设计地线设计的原则是：数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量用栅格状大面积地箔。接地线应尽量加粗。若接地线用很细的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在23mm以上。接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成闭环路大多能提高抗噪声能力。(3) 退耦电容配置PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退耦电容。退耦电容的一般配置原则是：电源输入端跨接10100f的电解电容器。如有可能，接100F以上的更好。原则上每个集成电路芯片都应布置一个0.01F的瓷片电容，如遇印制板空隙不够，可每48个芯片布置一个110F的钽电容。对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退耦电容。电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意以下两点：一是在印制板中有接触器、继电器、按钮等元件时，操作它们时均会产生较大火花放电，必须采用RC电路来吸收放电电流。一般R取12K，C取2.247F。二是CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接高电平。4.2 PCB设计根据前文所述的一些基本原则，用Protel99进行原理图及PCB的绘制。4.2.1 原理图绘制利用原理图设计工具绘制原理图，并且生成对应的网络表。当然，有些特殊情况下，如电路版比较简单，已经有了网络表等情况下也可以不进行原理图的设计，直接进入PCB设计系统，在PCB设计系统中，可以直接取用零件封装，人工生成网络表。将一些元件的固定用脚等原理图上没有的焊盘定义到与它相通的网络上，没任何物理连接的可定义到地或保护地等。将一些原理图和PCB封装库中引脚名称不一致的器件引脚名称改成和PCB封装库中的一致，特别是二、三极管等。其次是要对元件进行正确的封装，没有通用封装的元件，要自己建立封装库。为了让所生成的PCB美观且符合个人习惯，可以将一些常规的元件自己建立若干封装库，这样也便于查找。网络表的查错功能也是十分重要的。对于稍复杂的电路，熟悉网络表所显示的错误类型对于更正原理图中的错误是非常有帮助的。本课题电路较简单，网络表中并未出现错误。此外，电气检查（ERC）功能可以找出电路中的一些小漏洞。完整的电路原理图如图41：图41 电路完整原理图4.2.2 PCB布局打开所有要用到的PCB库文件后，调入网络表文件和修改零件封装。这一步是非常重要的一个环节，网络表是PCB自动布线的灵魂，也是原理图设计与印制电路版设计的接口，只有将网络表装入后，才能进行电路版的布线。在原理图设计的过程中，ERC检查不会涉及到零件的封装问题。因此，原理图设计时，零件的封装可能被遗忘，在导入网络表时可以根据设计情况来修改或补充零件的封装。当然，可以直接在PCB内人工生成网络表，并且指定零件封装。初步估计电路板大小为10cm10cm左右；开始进行手工布局，同样的，应将各功能模块分开摆放，如图42所示：计数器部分74LS161脉冲发生部分74HC04DAC部分DAC0800、REF01、OP07电源插排图42 PCB初步布局示意图这样布局后不但将数字部分和模拟部分分开了，而且也将脉冲发生部分和阶梯波发生部分分开，同时，各模块间的连线会比较短。其中，脉冲、计数、DAC三个模块间的信号均用插排线连接。芯片电源处的滤波电容就近放置在芯片相应引脚旁边，计数器与DAC连接的插排间应留够距离以便插座可以顺利放置，运放部分，脉冲发生部分与其他芯片要保留一定距离以防干扰，最终PCB布局如图43：（在绘制电路版的边框前，一定要将当前层设置成Keep Out层，即禁止布线层）图43 PCB最终布局图4.2.3 PCB布线元件摆放完成后的工作是进行导线连接。软件提供格、点两种格式的栅格，这一格式使摆放导线和元件时上下左右移动必须以一个栅格为最小移动单位，元件容易摆放整齐，使画出的图纸规范（导线横平竖直）。栅格格式是可选项，其默认值是栅格状态。由于此电路并不复杂，使用手工布线（自动布线出现的问题会比较多，尤其对于模拟电路来说）。电路中含有模拟部分和数字部分，必须考虑它们之间的干扰，尤其是二者的地线一定要分开。具体布线如图44、45：顶层中地箔为数字地，底层的地箔为模拟地，二者在电源插脚处连通，这样就把电路中数字地和模拟地完全分开，而且脉冲发生部分电路也形成了自己的回路。图44 顶层布线图图45 底层布线图4.3 PCB的装配装配前应该检查PCB板连线是否正确。主要有以下几方面：相近的连线间是否有导通的现象；过孔实际是否连通，不通则要提前处理；焊孔大小是否正确。装配的顺序一般以器件的高低由低到高来装配，对一本硬件来说，先安装电阻，然后是各种芯片插座，最后是电容和LED等。排线插头的制作中要注意的是，剥线后留线头的长度和夹线卡的方法。第5章 硬件调试及改进5.1 调试5.1.1 上电测试硬件电路装配完毕后，用万用表再次检查电路中是否有短路点；先不安装芯片，接通电源，检查电源插排下引出线上电压是否正常；检查所有芯片插座上电源端、接地端、该上拉和下拉的引脚端电位是否正常；经过上述检查，均没有发现问题，可以开始安装芯片进行测试。硬件功能调试同样分模块进行，以防因电路故障造成不必要的损失，同时也便于对所发现的问题进行分析。首先，调试脉冲发生部分，将74HC04插入对应插座，将示波器接在电路中脉冲发生输出插座中，上电，观察波形。如图51：图51 50KHz脉冲发生波形调节电位器使脉冲频率达到50KHz，图中可看出，脉冲周期约20s。接着，将两片74LS161接入电路，把脉冲信号输出端和计数脉冲输入端用排线连接，上电，用示波器分别观察八个计数器输出端的波形，确定其逻辑关系正确。将REF01接入电路，上电，用万用表测其电压，观察到无论输出电压是+15V还是+12V，芯片输出电压不变，约为9.97V，可知该芯片工作正常。最后，将DAC0800和OP07接入电路，用示波器观察运放输出端波形，发现输出的阶梯波不是上升阶梯而是下降阶梯，但电压变化范围仍然是0V10V。由于前面调试中计数器之前的电路工作均正常，所以问题用该出在计数器之后，考虑现在下降的阶梯波从10V降到0V，而DAC0800有两个互补电流输出端，当一端输出电流为零时，令一端约为2mA，在同样的计数信号作用下，一端是递增的电流，另一端则为递减的电流，故分析错误应该出现在这里。查看电路原理图、PCB以及原理草图后发现，原理图中DAC0800两互补电流输出端2、4脚接反（本文中所用电路图均已更正），应为DAC 4脚接OP07 2脚，DAC 2脚接地；实为DAC 2脚接到了OP07 2脚，DAC 4脚接地。用刀将印制板上错误连线切断，用飞线重新正确焊接后，电路输出波形正常，变为上升的阶梯波。如图52：图中每256阶梯历时约5ms，最高点压10V。由于脉冲周期为20s，一个周期对应一个阶梯，这样256阶梯应为20s256=5.12ms，故波形正确。图52 256阶阶梯波波形切换插排即可实现128阶、64阶等阶数的阶梯波，如图53图53 128阶阶梯波波形图54 64阶阶梯波波形可以看出，128阶、64阶的波形的整个上升周期也相应的缩短到256阶整个上升周期的1/2、1/4，约为2.5ms、1.25ms。与预期相吻合。5.1.2 阶梯波性能分析参考仿真中出现的问题，实测时同样观察了相应的波形。图55是256阶梯其中一阶梯的上升沿波形，上升时间与仿真接近，约为1s，阶梯高度约40mV，与理论值接近图55 256阶阶梯波上升沿阶梯波的下降沿也出现了和仿真中一样的问题，电压无法回到零电平，如图56：为了便于观察波形，将图中波形纵坐标下移两格，也就是说横坐标X轴实为100mV。图中稳定的阶梯电压约为120mV，应为第四个台阶，前三个阶梯电压分别应为0mV、39mV、78mV。图56 256阶阶梯波下降沿（50KHz脉冲）再将脉冲信号调到30KHz，同样观察256阶梯的下降沿，如图57，此时稳定的台阶为第三个台阶，电压为78mV左右，可以发现，在将脉冲频率降低后，可产生的最低台阶越接近第一个0mV的台阶。也就是说，如果再将频率降低，第一台阶就可以稳定的出现。和对仿真的分析相同，出现上述现象的原因就是阶梯波点压从10V下降到0V的时间过长，超过了一个甚至几个阶梯宽度。图57 256阶级梯波下降沿（30KHz脉冲）5.2 改进分析电路原理后可知，上述现象与计数器之前的电路无关，这部分电路只完成数字逻辑功能，所以问题应该出在DAC和运算放大器上。资料中DAC0800的电流建立时间只有约100ns左右，故主要原因在运算放大器处。查阅相关运放说明书后发现，运放的工作频率也由高低之分，在OP37说明书中有一项参数Slew Rate（17V/s）【22】【23】，这个参数表明了该运放在单位时间内可以产生电压的幅度，原OP07说明书中并没有相关参数的说明，分析是这个参数的影响。由此分析，此参数同样也会影响阶梯波的上升沿。用Multisim2001验证上述改进方案，将运放换成工作频率较高的OP37，生成的阶梯波下降沿如图58：为了便于观察，将波形Y坐标抬高一格。可以看到，第一个阶梯（0mV）出现了，但是在此之前，运放输出端电压回冲到负值，图中约为-370mV，这是由运放工作频率高造成的，可以在其后外加电路进行改善。图58 电路应用OP37后的仿真阶梯波形除此之外，还可以尝试用其他电路来构成脉冲发生电路，由于时间有限，本课题工作的重点是在阶梯波的生成部分，没有过多分析以及构建其他类型的脉冲发生部分。第6章 结论本文用数字方式实现了一种可变阶数的简易阶梯波发生装置，通过改变脉冲频率来改变阶梯波的频率，产生与脉冲信号同步的阶梯波信号，每来一个脉冲，阶梯波上升一个台阶，根据插排切换的不同位置，在上升相应256/128/64/32等阶数后，波形回到最低电位处继续开始上升阶梯，如此循环。最终的波形基本能够满足预期要求。其实这种阶梯波在一定程度上就可以看作是锯齿波，阶数越多，锯齿波就越平滑。如果改变计数方式为减计数，就可产生负向阶梯波（锯齿波）；若将数字发生部分由计数器换为存储器，将所需要的根据波形设计出的真值表存储在其中，再配以必要的控制