项目二八人抢答器的设计与制作习题.pdf

1 项目二项目二 八人抢答器的设计与制作八人抢答器的设计与制作 主要知识点 主要知识点 1 掌握 LED 数码显示器及其译码驱动器的工作原理和使用方法 特 别是 LC5011 和 CD4511 的正确使用方法 2 掌握变量译码器的逻辑功能及使用方法 会利用变量译码器的使能 端实现译码器功能扩展 会利用变量译码器实现组合逻辑函数功 能 重点掌握 74LS138 74LS139 74LS42 的逻辑功能及应用 3 掌握编码器逻辑功能及使用方法 重点掌握 74LS148 74LS147 4 掌握 73LS373 逻辑功能和使用方法 5 正确理解八人抢答器的工作原理和实现方法 6 掌握组合逻辑电路的特点 2 一 判断题 正确打 错误的打 一 判断题 正确打 错误的打 1 优先编码器的编码信号是相互排斥的 不允许多个编码信号同时有效 2 编码与译码是互逆的过程 3 二进制译码器相当于是一个最小项发生器 便于实现组合逻辑电路 4 液晶显示器的优点是功耗极小 工作电压低 5 液晶显示器可以在完全黑暗的工作环境中使用 6 半导体数码显示器的工作电流大 约 10mA 左右 因此 需要考虑电流驱动能 力问题 7 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器 来驱动 8 数据选择器和数据分配器的功能正好相反 互为逆过程 9 用数据选择器可实现时序逻辑电路 10 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰 11 扇出系数 N 越大 说明逻辑门的负载能力越强 12 逻辑门的平均传输延迟时间越大 说明该门的开关速度越高 13 TTL 与非门的闲置输入端必须接地 14 TTL 或非门的闲置输入端必须接低电平 15 TTL 与或非门的一个与门的所有输入端都悬空时 不会影响其他输入端信号 的传输 16 除三态门有三个状态外 其他逻辑门均只有两个状态 17 在使用中 不允许将一个逻辑门的输出直接接地或接正电源 18 评价一个逻辑门性能的优劣 只要看其开关速度的高低就行了 19 CMOS 逻辑门的扇出能力强于 TTL 逻辑门 20 CMOS 与非门中串接的管子数增加 将会使输出低电平值抬高 21 CMOS 或非门中串接的管子数增加会使输出低电平值抬高 22 由多个逻辑门复合构成的逻辑电路一定是组合逻辑电路 23 74LS 系列的 TTL 逻辑门不仅速度高 而且功耗也很低 24 集成逻辑门电路属于小规模集成电路 25 输入信号经多极门传输 途经的门越多 总的延迟时间就越长 26 用一块四组 2 输入与非门适当连线 可以构成 2 输入或门 27 一块四异或门的集成电路 对外引脚数有 8 个 28 当一异或门的一个输入端固定接低电平时 若另一个输入端加矩形脉冲 则 此异或门的输出波形和输入波形相同 29 组合逻辑电路没有记忆功能 30 组合逻辑电路具有记忆功能 31 二进制数 1001 和二进制代码 1001 都表示十进制的数 9 32 显示器的作用仅是显示数字 33 译码器是一种多路输入 多路输出的逻辑部件 34 电话交换机具有译码的功能 35 编码是将汉字 字母 数字等按一定的规则组成代码 并赋予每一个代码一 定含义的过程 36 加法器是数字电路中最基本的运算电路 37 当 CD4511 的LT 0 时 其他输入端的状态放生变化 CD4511 的a g输出 3 端状态也随之改变 38 当 CD4511 的LT 1 BL 0 时 无论其他输入端的状态如何变化 CD4511 的a g 输出端状态不变 LC5011 所有笔画全灭 39 当 CD4511 的LT 1 BL 1 LE 1 时 CD4511 的a g输出端状态不发生 变化 40 正常工作时 CD4511 输入端的二进制代码应当是在 0000 1111 之间变化 41 所谓共阳极方式是指笔画显示器各段发光管的阳极 即 P 区 是公共的 通 常与高电平相连 而阴极互相隔离 当阴极接低电平时 对应的发光二极管导 通发光 42 所谓共阴极方式是笔画显示器各段发光管的阴极 即 N 区 是公共的 通常 接地 而阳极是互相隔离的 当阳极接高电平时 对应的发光二极管导通发光 43 D C B A为 CD4511 的 8421BCD 码输入端 其中 D 输入端对应数码 的最低位 A 输入端对应最高位 44 当 74138 的 A ST 0 时 输出 0 Y 7 Y的状态为全 1 电路不工作 45 将 74138 的 A ST接高电平 B ST C ST同时接低电平 即令 B ST C ST 0 三个输入端 2 A 1 A 0 A 上可以组合产生 8 种不同代码 46 译码器是一种时序逻辑电路 47 二进制变量译码器是将 n 个输入变为n2个输出的多输出端组合逻辑电路 48 输出低电平有效的集成二 十进制译码器 74LS42 有 4 根输入线 10 根输出线 49 当 74148 的ST 1 时电路不工作 输出端 2 Y 0 Y S Y和 EX Y同时为低电平 50 编码器的逻辑功能就是把多输入端中某输入端上得到有效电平时的状态编 成一个对应的二进制代码 其功能与译码器相反 51 普通编码器约定在多个输入端中每个时刻可以有两个以上输入端有效 52 在优先编码器电路中 允许同时在两个以上输入端上得到有效信号 此时 仅对优先权最高的一个进行编码 而不对优先级低的请求进行编码 53 锁存器属于数字电路中时序逻辑电路的范畴 4 二 填空题二 填空题 1 半导体数码显示器的内部接法有两种形式 共 接法和共 接法 2 对于共阳接法的发光二极管数码显示器 应采用 电平驱动的七段显示译 码器 3 消除竟争冒险的方法有 在输出端接入 后级 等 4 扇出系数是指逻辑门的 能力 其值越大 说明门的 越强 5 逻辑门的平均传输延迟时间小 说明该逻辑门的开关速度越 快 慢 6 TTL 与或非门中有一组输入全部不用时 该组输入应接 低 高 电平 以保证与或非门的其他输入信号可以传输 7 CMOS 门电路的输入端不能悬空 与门和与非门的多余输人端应接 电 平 而或门和或非门的多余输入端应接 电平 8 TTL 与非门的多余输入端一般不要悬空 而应接 电平 以防止接收 干扰信号 9 组成组合逻辑电路的基本单元电路是 10 加法器的功能是完成二进制数的 运算 11 半加器只考虑加数和被加数本位相加以及向 进位 不考虑与 来的 位相加 12 半加器加数与被加数本位相加的逻辑功能是 关系 13 全加器不仅考虑加数和被加数本位相加以及向高位进位 还考虑 位与 低位的 位相加 14 既考虑低位进位 又考虑向高位进位的加法器应选用 15 译码器是一种 组合逻辑 时序逻辑 电路 16 二 十进制码简称为 码 17 8421 码是一种常用的 BCD 码 该码从左到右各位对应的权值分别为 所以称为 8421 码 18 编码是译码的 过程 19 组合逻辑电路的输出状态 仅与 状态有关 而与电路 状态无关 20 数字电路可以分为组合逻辑电路和 两大类 21 译码器按其功能特点可分为 译码器和 译码器两大类 22 显示译码器的代表产品是 段数字译码器 5 23 n n 2 线译码器的输入代码为 个 输出代码为 个 24 分析下图给出的组合逻辑电路 输出表达式为 A B F 25 分析下图给出的组合逻辑电路 此时数码管显示 BL LT VCC 26 分析下图给出的组合逻辑电路 此时数码管显示 BL LT VCC VCC 27 分析下图给出的组合逻辑电路 此时数码管显示 6 BL LT VCC VCC 28 分析下图给出的组合逻辑电路 此时数码管显示 BL LT VCC VCC 29 当 CD4511 的LT 0 时 无论其他输入端的状态如何变化 CD4511 的a g输 出端状态为 0 1 LC5011 所有笔画 亮 不亮 30 当 CD4511 的LT 1 BL 0 时 无论其他输入端的状态如何变化 CD4511 的a g 输出端状态为 0 1 LC5011 所有笔画 亮 不亮 31 当 CD4511 的LT 1 BL 1 LE 0 时 CD4511 的a g输出端状 态 LC5011 的显示 32 所谓 共阳极方式 共阴极方式 是指笔画显示器各段发光管的阳 极是公共的 通常与高电平相连 而阴极互相隔离 当阴极接 低 高 电 平时 对应的发光二极管导通发光 33 所谓 共阳极方式 共阴极方式 是笔画显示器各段发光管的阴极 7 是公共的 通常接地 而阳极是互相隔离的 当阳极接 低 高 电平时 对应的发光二极管导通发光 34 显示译码器的作用是将输入的 转换为能控制发光二极管 LED 显 示器 液晶 LCD 显示器及荧光数码管等显示器件的信号 以实现数字及符号 的显示 35 当 74138 的 A ST 0 时 输出 0 Y 7 Y的状态为全 0 1 电路 工作 工作 不工作 36 当 74138 的 B ST C ST 1 时 输出 0 Y 7 Y的状态为全 0 1 电路 工 作 工作 不工作 37 要保证 74LS138 正常工作 实现较少的信号控制较多开关的功能 需要同时 满足 A ST B ST C ST 的条件 38 当 74138 正常工作时 三个输入端 2 A 1 A 0 A上可以组合产生 种不同 代码 74LS138 将每一种输入代码译成 0 Y 7 Y中对应输出端上的 低 高 电平信号 因此可称其输出为 低 高 电平有效 与该输出端相连 的发光二极管 点亮 熄灭 39 分析下图给出的组合逻辑电路 此时输出信号 0 Y 7 Y为 74LS138 6Y 5Y 4Y 3Y 2Y 1Y 0Y 7Y 0 A 1 A 2 A BST CST A ST VCC 40 分析下图给出的组合逻辑电路 此时输出信号 0 Y 7 Y为 8 74LS138 6Y 5Y 4Y 3Y 2Y 1Y 0Y 7Y 0 A 1 A 2 A BST CST A ST VCC VCC 41 分析下图给出的组合逻辑电路 此时输出信号 0 Y 7 Y为 74LS138 6Y 5Y 4Y 3Y 2Y 1Y 0Y 7Y 0 A 1 A 2 A BST CST A ST VCC VCC 42 分析下图给出的组合逻辑电路 此时输出信号 0 Y 7 Y为 9 74LS138 6Y 5Y 4Y 3Y 2Y 1Y 0Y 7Y 0 A 1 A 2 A BST CST A ST VCC VCC 43 译码器是一种 组合逻辑 时序逻辑 电路 它将输入的 二 八 十六 进制码转换为一定规律的控制信号 44 译码器按照用途一般可分为 和 45 变量译码器的逻辑功能是将每个输入的 译成对应的输出高 低 电平信号 常用的变量译码器有 又称 n 2 译码器 和 又 称 8421BCD 译码器 两种 46 二进制变量译码器是将 个输入变为 n 2 个输出的多输出端组合逻辑电路 每个输出端对应于一个 因此又可以称为最小项译码器 最小项发 生器电路 47 如下图所示 当 3 D 0 时 第 1 2 片 74LS138 工作 而第 1 2 片 74LS138 被禁止 输入端 0123 DDDD上的 0000 0111 这 8 个代码被译成了 0 Z 7 Z 8 Z 15 Z 中对应端上的低电平信号 而 0 Z 7 Z 8 Z 15 Z 上的输出为全 1 10 6Y5Y4Y3Y2Y1Y0Y7Y 0 A 1 A 2 A BST CST A ST 6Y5Y4Y3Y2Y1Y0Y7Y 0 A 1 A 2 A BST CST A ST 3 D 2 D 1 D 0 D 0Z1Z2Z3Z4Z5Z6Z7Z8Z9Z10Z11Z12Z13Z14Z15Z 48 如下图所示 当 3 D 1 时 第 1 2 片 74LS138 工作 而第 1 2 片 74LS138 被禁止 输入端 0123 DDDD上的 1000 1111 这 8 个代码被译成了 0 Z 7 Z 8 Z 15 Z 中对应端上的低电平信号 而 0 Z 7 Z 8 Z 15 Z 上的输出为全 1 6Y5Y4Y3Y2Y1Y0Y7Y 0 A 1 A 2 A BST CST A ST 6Y5Y4Y3Y2Y1Y0Y7Y 0 A 1 A 2 A BST CST A ST 3 D 2 D 1 D 0 D 0Z1Z2Z3Z4Z5Z6Z7Z8Z9Z10Z11Z12Z13Z14Z15Z 49 试分析下图的输出信号表达式 11 6Y 5Y 4Y 3Y 2Y 1Y 0Y 7Y 0 A 1 A 2 A BST CST A ST S 1 i C A B O C 50 试分析下图的输出信号表达式 6Y 5Y 4Y 3Y 2Y 1Y 0Y 7Y 0 A 1 A 2 A BST CST A ST Y C A B 51 试分析下图的输出信号表达式 6Y 5Y 4Y 3Y 2Y 1Y 0Y 7Y 0 A 1 A 2 A BST CST A ST Y C A B 52 试分析下图的输出信号表达式 12 6Y 5Y 4Y 3Y 2Y 1Y 0Y 7Y 0 A 1 A 2 A BST CST A ST Y C A B 53 7442 的逻辑功能是将输入的 4 位 8421BCD 码的 个代码译成 个高 低电平输出信号 54 分析下图给出的组合逻辑电路 此时输出信号分别为 EXY SY 0Y 1Y 2Y 3 I 2 I 1 I 0 I 7 I ST 6 I 5 I 4 I VCC 55 分析下图给出的组合逻辑电路 此时输出信号分别为 13 EXY SY 0Y 1Y 2Y 3 I 2 I 1 I 0 I 7 I ST 6 I 5 I 4 I VCC 56 分析下图给出的组合逻辑电路 此时输出信号分别为 EXY SY 0Y 1Y 2Y 3 I 2 I 1 I 0 I 7 I ST 6 I 5 I 4 I 57 当 74148 的ST 1 时电路 工作 不工作 输出端 2 Y 0 Y S Y和 EX Y同时为 高 低 电平 58 当 74148ST 0 1 时电路正常工作 此时 若输入端 7 I 0 无论其 它输入端有无输入信号 输出端只给出 7 I的编码 即 012 YYY 59 在 74LS148 的输入端中 的优先权最高 的优先权最低 60 74148 的输出端 S Y 0 表示电路 工作 不工作 有 无 编码输入 EX Y 0 表示电路 工作 不工作 有 无 编码输入 14 61 普通编码器约定在多个输入端中每个时刻仅有 个输入端有效 否则输出 将发生混乱 62 在优先编码器电路中 将所有输入端按优先顺序排了队 允许同时在两个以 上输入端上得到有效信号 此时仅对 的一个进行编码 而不对 的请求进行编码 63 如下图所示当 15 A 8 A中任一输入端为低电平时 例如 11 A 0 则片 I 的 EX Y 0 1 即 3 Z 0 1 012 YYY 同时片 I 的 S Y 0 1 将片 II 封锁 使它的输出 012 YYY 于是在最后的输出端得到 0123 ZZZZ 如果 15 A 8 A中同时有几个输入端为低电平 则只对其 中优先权最高的一个信号编码 当 15 A 8 A全部为高电平时 片 I 的 S Y 0 1 故片 II 的ST 0 1 处于编码工作状态 对 7 A 0 A 输入的 高 低 电平信号中优先权最高的一个进行编码 例如 5 A 0 则 片 II 的 012 YYY 而此时片 I 的 EX Y 0 1 即 3 Z 0 1 片 I 的 012 YYY 于 是 在 最 后 的 输 出 端 得 到 0123 ZZZZ EXYSY0Y1Y2Y 3 I 2 I 1 I 0 I 7 IST 6 I 5 I 4 I 74LS148 I 1 EXYSY0Y1Y2Y 3 I 2 I 1 I 0 I 7 IST 6 I 5 I 4 I 74LS148 II 1 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 A 3 Z 2 Z 1 Z 0 Z 64 如下图所示电路最终实现了 位二进制优先编码器的功能 在总共 16 个 15 输入端 15 A 0 A中 的优先权最高 的优先权最低 输入 15 A 0 A为 高 低 电平有效 输出 3 Z 0 Z为 高 低 电平有效 EXYSY0Y1Y2Y 3 I 2 I 1 I 0 I 7 IST 6 I 5 I 4 I EXYSY0Y1Y2Y 3 I 2 I 1 I 0 I 7 IST 6 I 5 I 4 I 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 A 3 Z 2 Z 1 Z 0 Z 65 74LS147 的输入为 高 低 电平有效 输出为 高 低 电平有 效 输入端 9 I 1 I中 的优先权最高 的优先权最低 66 当 74LS147 输入端上同时有几个有效电平时 只对其中优先权最高的一个进 行编码 在输出端 0123 YYYY上得到 原 反 码形式的 8421BCD 码 经过 反相器后 被转换为 原 反 码形式的 8421BCD 码 再经过 LED 显示译码驱动 CD4511 后 可在 LC5011 上显示出相应的十进制数码 67 分析下图给出的组合逻辑电路 此时数码管显示 0Y 1Y 2Y 3 I 2 I 1 I 7 I 6 I 5 I 4 I 8 I 9 I 3Y BL LT CC V 16 68 分析下图给出的组合逻辑电路 此时数码管显示 0Y 1Y 2Y 3 I 2 I 1 I 7 I 6 I 5 I 4 I 8 I 9 I 3Y BL LT CC V 0 1 1 1 1 1 1 0 0 69 分析下图给出的组合逻辑电路 此时数码管显示 74LS147 0Y 1Y 2Y 3 I 2 I 1 I 7 I 6 I 5 I 4 I 8 I 9 I 3Y LE D g f e d c b a C B A CD4511 BL LT a b cd e f g DP 1 1 1 1 CC V 1 1 1 1 1 1 1 1 1 70 如下图所示将CP接低电平 当 74LS373 所有输入端均为高电平时 锁存器所 有输出端均为 高 低 电平 经过 8 输入与非门和非门后反馈到 EN 端的 反馈信号为 高 低 电平 17 74LS373 EN CP 0 Q 0 D 1 D 1 Q 2 Q 2 D 3 D 3 Q 4 Q 4 D 5 D 5 Q 6 Q 6 D 7 D 7 Q 74LS30 1 71 如下图所示将CP接低电平 当 74LS373 的输入端中有一路为低电平时 对应 输出端为 高 低 电平 而其他输出端为 高 低 电平 经过 8 输 入与非门和非门后反馈到 EN 端的反馈信号为 高 低 电平 74LS373 EN CP 0 Q 0 D 1 D 1 Q 2 Q 2 D 3 D 3 Q 4 Q 4 D 5 D 5 Q 6 Q 6 D 7 D 7 Q 74LS30 1 72 下图所示 8 路触发锁存电路 输入为 高 低 电平有效 当任一输入 端上首先得到有效电平时 对应输出端输出 高 低 电平 其他输出端 为 高 低 电平 此后即使其他输入端上得到有效电平 对应输出端上依 18 然保持输出 高 低 电平不变 即其他输入端被封锁 74LS373 EN CP 0 Q 0 D 1 D 1 Q 2 Q 2 D 3 D 3 Q 4 Q 4 D 5 D 5 Q 6 Q 6 D 7 D 7 Q 74LS30 1 73 分析下图给出的组合逻辑电路 输出表达式为 0 A 1 A 2 A 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y A ST C ST B ST 74138 VCCABC F 74 分析下图给出的组合逻辑电路 输出表达式分别为 19 0 A 1 A 10 D 11 D 12 D 13 D 1 ST 20 D 21 D 22 D 23 D 2 ST 1 Y 2 Y 双4选1数据选择器 74153 A B C 1 VCC 75 分析下图给出的组合逻辑电路 输出表达式分别为 0 A 1 A 10 D 11 D 12 D 13 D 1 ST 20 D 21 D 22 D 23 D 2 ST 1 Y 2 Y 1 F A B C VCC 76 分析下图给出的组合逻辑电路 输出表达式分别为 0 A 1 A 2 A 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 0 A 1 A 2 A 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y A ST C ST B ST A ST C ST B ST 20 三 分析与设计三 分析与设计 1 已知逻辑图求表达式 1 1 1 Y 2 Y A B C 2 试画出用 3 线 8 线译码器 74LS138 如图 和门电路产生如下多输出函数的 逻辑图 CABCBY BCCBACBAY ACY 3 2 1 0 A 1 A 2 A BST 7Y 6Y 5Y 4Y 3Y 2Y 1Y 0Y CST A ST 6Y 5Y 4Y 3Y 2Y 1Y 0Y 7Y 0 A 1 A 2 A BST CST A ST 3 请用一片双四选一数据选择器 74LS153 组成八选一数据选择器已知引脚图如 下 0 A 1 A 10 D 11 D 12 D 13 D 1 ST 20 D 21 D 22 D 23 D 2 ST 1 Y 2 Y 双4选1数据选择器 74153 4 请用一片双四选一数据选择器设计逻辑函数 CBAF 7 6 3 2 0 m