计算机组成原理第5章ppt课件

1 第五章中央处理器 2 5 1CPU的结构与工作原理 一 CPU的功能与结构 1 CPU的功能 指令控制 程序执行过程 指令执行过程 循环 时长及次序 操作控制 产生指令控制及指令功能实现的控制信号 时间控制 实现操作控制中控制信号的时序 数据加工 实现指令约定的算术及逻辑运算功能 中断处理 实现I O操作的中断方式 3 2 CPU的基本结构 CPU基本结构 运算器 CU BIU 中断机构 数据通路 CPU功能与组成部件 指令控制 操作控制时间控制数据加工 中断处理 PC IR 指令译码器ID ALU及状态REG REG组 中断机构 4 3 CPU的寄存器组织有用户可见寄存器和控制 状态寄存器两大类 用户可见寄存器 存放地址及数据 条件码REG 存放指令执行结果的状态 如C V Z N 状态可作为转移指令的测试条件 数据REG 存放操作数 长度 CPU字长 地址REG 存放操作数地址或指令地址 长度 程序逻辑地址位数 段号或段内地址 累加REG AC 同时用作ALU源和目标操作数的REG 通用REG 可用作数据REG和地址REG的REG 长度相同 5 控制 状态寄存器 控制CPU的操作或运算 PC 存放指令地址 作循环变量用 常具有计数功能 IR 存放当前指令内容 不使用 上条内容 MAR 存放CPU访问的存储单元或I O设备的地址 MDR 存放CPU欲写出或已读入的数据 或指令 PSW 程序状态字 存放程序执行状态 下条指令地址 循环的要求 状态REG 包含条件码和程序状态字的REG 其他REG 如段REG 系统模式REG等 6 二 CPU的工作流程 指令周期 CPU取出并执行一条指令的时间 指令周期的特征 指令周期受指令类型及寻址方式影响 7 CPU的工作流程 CPU周期 CPU工作流程中的基本功能段 又称机器周期 CPU工作周期 一轮循环中的各个CPU周期之和 8 三 指令执行过程 1 指令的执行过程 指令系统例 CPU字长为8位 有4个通用REG 主存按字节编址 地址空间为8位 9 1 取数指令 LD 执行过程 功能实现需求 取指令阶段 程序各指令如图 设 PC 10H取指令操作步骤 分析指令结果 PC MAR 访问MEM MDR IR 1 PC LD指令 源地址 R0 目标地址R1 10H 10H 10H 24H 24H 11H 执行指令阶段 按指令分析结果进行 设 R0 17H操作步骤 R0 MAR 访问MEM MDR R1 17H 按照指令系统约定 17H 17H 73H 73H 10 2 存数指令 ST 执行过程 功能实现需求 取指令阶段 由上条指令执行结果 PC 11H 取指令操作步骤 与取数指令相同 仅源PC值不同 分析指令结果 ST指令 源地址R3 目标地址 R0 24H 73H 17H 11H 11H 11H 33H 33H 12H 17H 73H 执行指令阶段 按指令分析结果进行 设 R3 03H操作步骤 03H 17H 03H 17H 03H 01110011 00000011 11 3 加法指令 ADD 执行过程 功能实现需求 取指令阶段 由上条指令执行结果 PC 12H 取指令操作步骤 分析指令结果 ADD指令 源地址R0和R3 目标地址R0 17H 73H 03H 12H 33H 17H 03H 13H 43H 12H 43H 执行指令阶段 按指令分析结果进行操作步骤 17H 03H 1AH 思考 若 12H 01010011B 执行阶段的操作步骤及结果 与取数指令相同 仅源PC值不同 12 4 条件转移指令 JNZ 执行过程 功能实现需求 取指令阶段 由上条指令执行结果 PC 13H 取指令操作步骤 分析指令结果 与取数指令相同 仅源PC值不同 1AH 73H 03H 13H 43H 12H 43H 14H 91H 13H 91H JNZ指令 偏移量 0001B 执行指令阶段 按指令分析结果进行操作步骤 因 Z 0 上条指令结果 故产生转移 14H 0001B 01H 15H 13 思考 若 Z 1 上条指令结果 JNZ执行阶段的操作步骤 5 无条件转移指令 JMP 执行过程 功能实现需求 取指令阶段 由上条指令执行结果 PC 15H 取指令操作步骤 分析指令结果 1AH 73H 03H 15H 91H 13H 91H 16H 1 H 15H 1 H 与取数指令相同 仅源PC值不同 JMP指令 双字长指令 第2字为转移地址 执行指令阶段 按指令分析结果进行 PC 已为16H操作步骤 PC MAR 访问MEM MDR PC 1 PC 16H 16H 10H 17H 10H 14 指令执行过程的特征 功能实现需求 指令执行过程由若干有序的操作组成 取指令阶段的操作及步骤基本上是通用的 执行指令阶段的操作及步骤受指令格式的影响 15 2 指令执行过程与CPU的基本操作 指令执行过程 由若干有序的基本操作组成 CPU的基本操作类型 由CPU结构及指令执行过程确定 REG间传送 存储器读 存储器写 算逻运算 R源1及R源2 ALU 运算 R结果 R源 R目标 MAR MEM 读 MDR MAR及MDR MEM 写 例1 指令R1 R0 执行过程的CPU基本操作序列 R0 MAR 存储器读 MDR R1 实现CPU的工作周期 转化为 实现基本操作序列 16 3 CPU的基本操作与微操作 术语 微操作 uOp CPU内部的原子操作 微操作序列 有序排列的微操作串 1 寄存器间数据传送操作 操作步骤 利用CPU内部数据通路直接实现数据传送 2 存储器读操作 操作步骤 发地址信号 发读信号 等待操作完成 接收数据 微操作序列 1 Read 实现MAR ABus Read CBus M MAR MDR 实现等待MEM完成 DBus MDR 微操作序列 R源 R目标 17 3 存储器写操作 操作步骤 发地址信号 发写信号 发送数据 等待操作完成 微操作序列 1 Write 实现MAR Bus Write CBus MDR M MAR 实现MDR DBus 等待MEM完成 18 4 算术逻辑运算操作 操作需求 ALU为组合逻辑部件 运算过程中 入端数据稳定 运算结束时 出端数据存到稳定部件 微操作序列 R源1 ALU R源可为MDR R源2 ALU 与 数据通路不冲突时 可并行 OP ALU OP种类与ALU功能相对应 ALU R结果 R结果可与R源为同一寄存器 操作步骤 2个源寄存器数据送ALU入端并保持 向ALU发运算命令 运算后数据送结果寄存器 19 例2 指令R1 R0 执行过程的微操作序列 实现需求 例3 指令R2 R0 R1 执行过程的微操作序列 需求 20 四 数据通路组织 数据通路 CPU内部部件间数据传递的物理通道 或路径 种类 总线通路 专用通路2种 数据通路对指令执行过程的影响 运算器的组织 数据通路决定了辅助元件数 术语 微操作步 可并行执行的微操作的组合 微操作步序列 有序排列的微操作步串 指令执行性能 T指令执行 指令执行过程微操作步序列的执行时间 微操作序列 微操作步序列 数据通路决定了步数 微操作步的结果状态稳定 21 1 总线数据通路有单总线通路 双总线通路等多种类型 1 单总线数据通路 连接方式 各部件的数据引脚 I O 连接到同一条总线上 微操作步特性 同时只能实现一个数据传送操作 连续的数据传送操作须放在不同微操作步中 22 运算器组织的要求 解决入端与出端 两个入端间的冲突 总线互连 算逻运算微操作步序列 AC Y AC 或Y ALU不受限 R源 ALU OP ALU ALU AC R源可为MDR PC等 算逻运算微操作步序列 R源1 Y 即Y ALU不受限 R源2 ALU OP ALU ALU Z R源可为REGs MDR等 基于累加器的运算器组织 实现X Y X结构 增设AC 另设AC ALU通路 可增设Y中转数据 AC电平控制时才需要 基于寄存器的运算器组织 实现X Y Z结构 增设Z 源数据 ALU分2次传送 增设Y中转数据 Y输出不受限制 23 2 多总线数据通路 三总线通路 各部件的数据O引脚连接到不同总线上 可增加实现1个传送 REG ALU REG Y 双总线通路 各部件的数据I与O引脚连接到不同总线上 可同时实现2个传送 REG ALU Y及ALU MDR REG 24 2 专用数据通路 连接方式 CPU内部相关部件间均有一条独立的数据通路 微操步作特性 同时可实现所有无部件冲突的数据传送操作 25 3 单总线通路CPU的指令执行过程 功能实现需求假设 采用基于寄存器的CPU结构 PC具有计数功能 例2 单字长的取数指令R1 R0 的微操作步序列 t1 PC MAR 1 Read 用 PC 读MEMt2 PC 1 PC M MAR MDR PC 1 t3 MDR IR 指令 IR t1 t3 略t4 R0 MAR 1 Read 用 R0 读MEMt5 M MAR MDR 等待MEM操作完成t6 MDR R1 1 End 数据 R1 例1 取指令阶段的微操作步序列 对所有指令通用 注 PC MAR与1 Read可并行 MAR仅暂存 传递地址 PC MAR与 PC 1 PC不可并行 部件使用冲突 注 End为 指令周期结束 信号 可触发进入DMA INT INS周期 26 例3 单字长的存数指令 R1 R0 的微操作步序列 t1 t3 略t4 R1 MAR 1 Write 将 R0 写入MEMt5 R0 MDR MDR M MAR 1 End 写到 R1 单元 注 R1 MAR与R0 MDR不可并行 通路使用冲突 例4 单字长的加法指令R2 R0 R1 的微操作步序列 t1 t3 略t4 R0 Y Y ALU不受限制t5 R1 ALU ADD ALU ALU Z R0 R1 Zt6 Z R2 1 End Z R2 练习1 写出单字长指令R3 R1 R2 的微操作步序列 含t1 t3 注 R1 ALU与ALU Z可并行 使用不同通路 延迟 27 例5 单字长 相对寻址的条件转移指令JNZDISP的步序列 t1 t3 略状态REG的 Z 0时 即结果不为零 状态REG的 Z 1时 即结果为零 t4 1 End 取指时已经 PC 1 注 Z 由上条指令执行时产生 当前指令分析时获得 练习2 写出单字长 变址寻址指令R2 R1 R0 DISP 的微操作步序列 其中DISP为偏移地址 SE为 位扩展 部件 将DISP扩展成机器字长 t4 SE DISP Y DISP位扩展后 ALUt5 PC ALU ADD ALU ALU Z PC DISPt6 Z PC 1 End 转移目标地址 PC 28 例6 双字长 直接寻址的无条件转移指令JMPA的步序列 t1 t3 略t4 PC MAR 1 Read 用 PC 读MEM 获得At5 PC 1 PC M MAR MDR PC 1 t6 MDR PC 1 End 转移目标地址A PC 练习3 写出双字长 直接寻址指令R1 R0 A 的微操作步序列 其中A为MEM操作数有效地址 影响指令执行过程的微操作步数量的因素 CPU结构 上条指令状态 指令类型及寻址方式 作业一 P220 4 5 7 8 注 多字长指令的所有信息取得需要多次访存 次要信息取得 可以安排在执行周期 每次访存 自动完成 PC 1 PC 29 5 2控制器的组成与工作原理 CPU工作流程的实现要求 控制器的主要功能 任务 指令控制 操作控制 时间控制 中断处理 循环地实现当前工作周期的微操作步序列的所有微操作 产生CPU工作流程对应的操作控制信号 实现操作控制信号的时序 检测中断请求 适时进行处理 循环地按 PC 取指令 执行指令 改变 PC 30 一 控制器的基本结构 基本结构 由CU BIU 中断机构组成 种类 工作原理 循环地产生CPU工作流程所需的微操作控制信号 31 二 时序系统组成 时序系统目标 提供循环的 微操作级的时间基准信号 1 CPU工作流程的相关周期 CPU工作流程 指令周期 由1 x个CPU周期组成 影响指令周期的因素 指令功能 寻址方式等 不同指令的x变化很大 指令周期的表示 通常不使用时间基准信号表示 而使用End信号作为结束标志 32 1 机器周期 又称CPU周期 机器周期 CPU工作流程中的基本过程所需时间 机器周期长度 通常以总线周期为基础确定长度 大多数机器周期均需要访存 机器周期的表示 CPU工作流程由n个机器周期组成 每个机器周期各用一个触发器表示其状态 33 2 节拍周期 又称时钟周期 节拍周期 CPU内部最基本操作 即微操作 所需时间 节拍周期长度 max 微操作时长 通常设置为常数 节拍周期的表示 每个机器周期由m个节拍周期组成 每个节拍周期用一个触发器表示其状态 与时钟信号同步 34 3 节拍脉冲 又称节拍状态 工作脉冲 节拍脉冲 微操作内部操作控制所需的时间 例 指令R1 R0 微操作步序列 执行阶段 如下 只用节拍周期作为时间基准时 需4个节拍周期 采用节拍脉冲作为时间基准时 需3个节拍周期 MAR ABus须先于Read CBus 35 节拍脉冲长度 min 微操作控制时长 常设置为常数 节拍脉冲的表示 每个节拍周期由p个节拍脉冲组成 每个节拍脉冲用门电路或触发器表示其当前状态 思考 是否可以省略机器周期这一级时间基准 为什么 36 2 时序系统的基本组成 时序系统的功能 为CU提供循环的 微操作级的时间基准信号 时序系统与控制器类型 硬布线控制器 三级时序系统 循环周期为CPU工作周期由机器周期 节拍周期 节拍脉冲三级信号组成 微程序控制器 单级时序系统 循环周期为微指令周期由节拍脉冲一级信号组成 37 脉冲信号发生器 有循环移位寄存器 计数器 译码器2种组成方式 1 时序系统的基本结构 以三级时序系统为例 基本结构 38 2 时序系统的信号周期组成 以三级时序系统为例 信号周期组成 指时序系统 序 的确定 信号个数及次序1个节拍周期 p个节拍脉冲 p为固定值 1个机器周期 m个节拍周期 m有固定或可变两种 1个CPU工作周期 x个机器周期 x有固定或可变两种 信号周期组成示例 定长CPU工作周期 定长机器周期 注意 信号发生器的输出引脚数p m x均为固定值 39 变长CPU工作周期 定长机器周期 常见的信号周期组成 定长机器周期 变长CPU工作周期方式 40 三 微操作控制信号的时序控制方式 指微操作控制信号的定时方式 又称控制器的控制方式 信号组织方法 以机器周期信号组成为例 定长信号 5 max CPU周期时长 或 变长信号 多级定长信号的动态组合 使用控制信号实现 应用特征 适合CPU内部操作 时延相近 的时序控制 1 同步控制方式微操作控制信号的时序受统一的基准时标信号控制 41 2 异步控制方式微操作控制信号的时序只受专门的应答线路控制 应答协议 握手协议 原理 应答线路的时序约定发出操作信号后 在对方发出完成信号时 才结束操作 操作请求A说请做件事 等到B空闲时 操作响应B完成该事务 B说做完了 撤消请求A说我先走了 撤消响应B说我也走了 自语 异步控制方式特征 适合CPU对外部操作 时延及变化较大 的时序控制 42 3 联合控制方式同步控制与异步控制相结合的方式 又称准同步方式 即 基础为同步控制方式 处理CPU内部操作可实现同步 异步 同步控制方式 处理CPU对外部操作 同步控制与异步控制的转换方法 等价于插入了几个等待周期 常采用信号延长方法 信号长度为时钟的倍数 43 同步控制与异步控制转换的实现方法 原理 步骤 以MEMR为例 设专用控制信号为WMFC 同步时WMFC 0 同步 异步 异步 同步 应用特征 适合CPU所有操作 内部及对外部 的时序控制 1 WMFC MFC已无效 导致封锁CP MFC有效时 对CP的封锁自动解除 下一节拍时0 WMFC 同步保持 增设专用控制信号 用于实现转换及等待 44 四 微操作控制信号的形成 CPU工作流程的实现要求 执行微操作步序列 CPU工作流程的实现思路 CU 循环产生当前工作周期微操作步序列对应的命令序列 控制器 硬件实现约定 微操作控制信号的形成原理 硬件方式 实现所有微操作步序列约定的信号有效逻辑 45 1 CPU基本操作的实现与微操作命令序列 1 寄存器间数据传送操作的实现 对REG的操作控制 Rxin有效时输入 Rxout有效时输出 传送操作的微操作步序列 微操作命令序列 Rx Ry 电位 脉冲制 Rxout Ryin 成对控制 延时 46 2 MEM操作的实现 MEM读的微操作步序列 微操作命令序列 1 Read M MAR MDR Read MARoutBus同时有效 WMFC MDRinBus同时有效 对MEM的操作控制 以MEM读操作为例 MAR ABus Read CBus Read滞后发出 等到MEM完成时 DBus MDR 常采用联合控制方式 MEM写的微操作步序列 微操作命令序列 1 Write MDR M MAR Write MARoutBus同时有效 WMFC MDRoutBus同时有效 47 3 算逻运算操作的实现 以单总线通路为例 运算器的操作控制 ALU的数据输入分为2步 运算控制及结果输出同时进行 算逻运算的微操作步序列 微操作命令序列 R源1 Y R源2 ALU OP ALU ALU Z R源1out Yin R源2out OP Zin 4 其他功能操作的实现 PC 1 PC 假设PC具有计数功能微操作命令序列 PC 1 设置指令周期结束 支持变长CPU工作周期的实现微操作命令序列 End 48 例1 单总线通路CPU中 时序控制采用联合控制方式 写出指令R2 R0 R1 的微操作命令序列 画出控制信号时序图 解 指令的微操作步序列 t1 PC MAR 1 Readt2 PC 1 PC M MAR MDRt3 MDR IRt4 R0 Yt5 R1 ALU ADD ALU ALU Zt6 Z R2 1 End t1 PCout MARin Readt2 PC 1 WMFCt3 MDRout IRint4 R0out Yint5 R1out ADD Zint6 Zout R2in End 指令的微操作命令序列 49 50 2 微操作控制信号的形成 微操作控制信号的有效逻辑 例2 若只考虑加法指令ADD 见例1 和取数指令LD 见课件P25 时序由2个机器周期 IF和EX 及3个节拍周期组成 写出PCout Read Zin的有效逻辑 信号有效逻辑 序列名 微操作步序号 序列内部 解 逻辑表达式为PCout Read Zin IF T0 IF T0 LD EX T0 ADD EX T1 51 微操作控制信号形成电路 功能 按照约定功能实现需求 使相应控制信号适时有效 组成 编码器 类型 与控制器类型 硬布线 微程序 相对应 输出信号 各种约定功能实现所需的微操作控制信号 输入信号 表示约定功能 上条指令状态 时标的信号 编码逻辑 满足各种约定功能实现需求的操作控制及步骤表示要求 约定 52 5 3硬布线控制器 时序系统 采用三级时序 循环周期为CPU工作流程 一 硬布线控制器的基本结构 核心部件 CU CU的核心为微操作控制信号形成电路 基本结构 与原理图完全相同 类型 有组合逻辑 PLA两种 信号形成电路的实现方法不同 53 二 微操作控制信号形成电路的设计方法 第 步 列出所有功能的微操作命令序列根据指令功能需求 CPU结构列出 并划分成子序列 第 步 确定时序系统相关参数根据子序列个数及大小的规律 确定节拍周期 机器周期 CPU工作流程的组成参数 第 步 形成所有微操作控制信号的有效逻辑 a 调整微操作命令序列 尽量规整化 b 列出所有微操作控制信号的使用时间表 c 形成所有微操作控制信号的逻辑表达式 第 步 画出微操作控制信号形成电路及与相关部件连接图 54 三 微操作控制信号形成电路设计举例 例 某8位CPU中 主存按字节编址 SE为位扩展部件 FLAG为状态寄存器 CPU工作流程不考虑中断与DMA处理 时序系统采用联合控制方式 暂不考虑节拍脉冲 55 指令系统由4条机器指令组成 JNZ指令的Z位包含在FLAG寄存器中 请设计组合逻辑控制器的微操作控制信号形成电路 解 CPU字长 主存字长 指令字长 一次访存操作可读 写一个操作数或单字长指令字 56 第 步 列出所有功能的微操作命令序列 实现需求 57 第 步 确定时序系统相关参数 确定CPU工作流程的机器周期数 方案1 取指 IF 取数 DF 执行 EX 3个周期 方案2 I 1时为3个 IF DF EX 其余为2个 IF EX 确定机器周期的节拍周期数 方案1 定长 3个节拍 方案2 变长 2个节拍 DF 和3个节拍 IF及EX 确定节拍周期的节拍脉冲数 本例题不要求考虑 58 第 步 a 调整微操作命令序列 尽量规整化 59 第 步 b 列出所有微操作控制信号的使用时间表 60 第 步 c 形成所有微操作控制信号的逻辑表达式 第 步 微操作控制信号形成电路的实现 寄存器控制转换电路 RSout RDout RDin Rx的转换 Rxin RDin RD x Rxout RDout RD x RSout RS x 61 微操作控制信号形成电路 实现变长时序 作业二 P221 10 11 13 15选做 控制器中CU的组成原理小结 62 5 4微程序控制器 一 微程序控制思想 微程序控制思想 类似于存储程序原理 术语 微命令 微操作控制信号 微操作是微命令实现的功能 微指令 用格式及编码表示 同时执行的一组微命令 微程序 完成特定功能 如机器指令 的微指令序列 控制存储器 专用于存放微程序的ROM 简称控存 CM 控制器自动 逐条取出微指令并执行 实现控制 控制器简单 将微操作命令序列编写成微程序 微指令串 所有微程序存放在专用存储器中 微指令周期 取出并执行一条微指令的时间 63 微程序与微指令 CPU工作流程的实现 循环地执行微程序 微程序种类 取指 中断等公用微程序 指令功能微程序 64 二 微程序控制器的组成原理 1 微程序控制器的基本组成 微操作控制信号形成电路 由CM 微指令部件组成 时序系统 只由节拍脉冲组成 如取微指令 执行微指令 微指令部件 AR IR 操作控制译码电路 微地址形成电路 65 2 微程序控制器的工作原理 微指令执行过程 取微指令 CM AR IR 执行微指令 IR 操作控制译码电路 微操作实现 微地址形成电路 下条微地址 AR 66 CPU工作流程的实现 CPU工作流程与微程序 每个CPU周期对应一个微程序 微指令寻址方式 末条微指令为跳跃寻址 其余为顺序寻址 CPU工作流程实现 按各微程序逻辑顺序 逐条执行微指令 67 微程序控制器的工作原理 循环地按 AR 取出并执行微指令 对应的微程序实现CPU工作流程的要求 AR的初值 由硬件直接给定 固化 与硬布线控制器比较 循环周期为微指令周期 68 三 微指令格式及编码方式 组成 操作控制字段 可表示所有微命令 定长编码 种类 有水平型和垂直型两种格式 按操作控制字段的功能分 水平型微指令格式 可同时定义多个微命令 顺序控制字段 寻址方式须显式表示 69 垂直型微指令格式 可同时定义一个或几个微命令 组成 类似于机器指令格式 顺序控制字段可缺省 两种微指令格式比较 水平型格式微操作能力强 灵活性强 效率高 水平型格式执行机器指令速度快 水平型格式微程序代码效率低 70 2 微命令的编码方式指操作控制字段的编码方式 又称为微指令控制方式 子字段中微命令特性 各微命令互斥 同时有效数 1个 71 字段间接编码方式 间接控制方式部分微命令用多个子字段编码的逻辑组合表示 编码方式的应用 水平型微指令 垂直型微指令 三种方式均可 长度与速度的权衡 字段间接编码方式 操作码 地址码形成 72 例 硬布线的控制器设计例题 若采用微程序控制器实现 微指令采用水平型格式 微指令的操作控制字段应采用哪种编码方式 请设计微指令格式中操作控制字段编码格式 解 机器指令格式中包含REG地址 RS RD表示的 应采用字段间接编码方式 不能直接译码输出 思路 a 所有微命令可采用字段直接编码方式b RSout RDout RDin形成R0 R3的控制信号 互斥性分析 共19种微命令参与子字段编码 PCout RSout SEout RDout Zout MDRout互斥 PCin IRin RDin Yin MARin MDRin Zin互斥 注意 Zin不使用总线通路 可以不互斥 本例互斥 PC 1 Read Write互斥 ADD WMFC End互斥 73 操作控制字段的编码 4个子字段 共10位 字段间接编码方式的控制实现 74 四 微指令地址形成方式 指微指令形成下条微指令地址的方式 即微指令寻址方式 微指令寻址类型 顺序型寻址 AR AR 1跳跃型寻址 AR 目标地址 1 微指令地址的形成方式 计数器法 增量法 AR AR 1 显式或隐式表示 实现 uAR由计数器组成应用 适用于顺序型微指令 75 下址法 AR 下址字段 显式表示 应用 适用于无条件转移型和顺序型微指令 计数器法 下址法 适用于条件转移型微指令 76 测试网络法 AR func 测试条件 测试源 显式表示 应用 适用于多路分支转移型和顺序型微指令 实现 组合逻辑电路法或地址ROM法 硬件产生法 AR 固定地址 显式或隐式表示 应用 适用于加电后首条微指令和无条件转移型微指令 77 2 微指令地址形成方式的应用 垂直型微指令格式的常见应用 与机器指令格式类似 多路分支型微指令 测试网络法 多路分支型微指令 测试网络法 水平型微指令格式的常见应用 顺序型微指令 计数器法 方式位隐含转移型微指令 下址法 或测试网络法 方式位隐含 78 例 采用微程序控制器的CPU中 相关信息如下图 请确定微指令格式中方式位及地址形成方式 画出微指令地址形成电路 79 解 1 下条微指令地址形成方式的种类 需求 各微程序非末条微指令 AR AR 1 取指微程序末条微指令 由IR 状态REG决定 AR 0110 1000 1010 1100或1111 中断微程序末条微指令 AR 0000 I0 I3微程序末条微指令 由中断请求决定 AR 0011 0000 2 微指令格式中 方式位 的确定 用2位表示即可 00 下址法 AR 下址 应用于 和 01 测试网络法 由IR 状态REG决定 应用于 10 测试网络法 由中断请求决定 应用于 80 3 微地址形成电路 根据微指令系统需要设置 4 测试网络2地址形成电路 硬件产生法 81 5 测试网络1微地址形成电路 输入OP1OP0Z输出A3A2A1A000011001100010101011011001111111 组合逻辑方法 地址ROM方法 教材P206有误 教材P206有误 82 五 微程序控制器设计 第 步 列出所有的微操作命令步序列根据指令功能需求 CPU结构列出 同硬布线控制器 第 步 设计微指令集格式确定微指令格式类型 水平型 垂直型 按CPU的性能目标确定操作控制字段编码方式 按微命令使用规律确定微地址形成方法 微指令寻址 按微程序调用规律 第 步 设计微程序编制各功能模块的微程序 确定在CM中的存放位置 第 步 设计相关电路设计控制信号译码电路和微地址形成电路 83 例 将组合逻辑控制器设计例题中的控制器改为微程序控制器 微指令采用水平型格式 顺序型微指令采用下址法形成下条微指令地址 解 1 微程序控制器结构 与组合逻辑控制器大致相同 不同部分 操作控制信号形成电路 时序系统 ID 中断机构等 84 第 步 列出所有的微操作命令步序列 85 第 步 设计微指令集格式 操作控制字段编码方式 字段间接编码方式 操作控制字段的编码 4个子字段 共10位 微命令互斥性分析 同课件P72例 微指令格式类型 水平型 题目给定 86 顺序控制字段编码 微地址形成方式 微地址形成方式的种类 各微程序非末条微指令 AR AR 1 取指微程序末条微指令 AR 某指令微程序入口 各指令微程序末条微指令 AR 取指微程序入口 CPU的工作流程 字段中方式位F的确定 用1位表示即可 微指令格式 0 下址法 AR 下址 应用于 1 测试网络法 由IR 状态REG形成 用于 87 第 步 设计微程序 编制微程序 按微指令格式 微操作命令序列编写 88 确定在CM中的位置 无限制 尽量有规律性 便于实现 89 第 步 设计相关电路 微地址形成电路 控制信号译码电路 90 测试网络电路 地址ROM法功能入OP1OP0IZ出A4A3A2A1A0LD0000001100100110ST0101011ADD1000111010110001JNZ1101011011111001 微程序控制器组成小结 91 六 其他微程序设计方法 1 毫微程序设计 毫微程序 解释微指令的毫微指令串 毫微程序设计 采用两级微程序方式第一级 采用垂直型微指令格式 实现简单微操作 第二级 采用水平型微指令格式 实现复杂微操作 提高垂直型微指令的并行操作能力 复杂功能微操作时 92 2 动态微程序设计 动态微程序的应用 扩展指令系统 在CM中预留空间 以增加新功能微程序 动态微程序设计 微程序可改变 以此来改变指令系统 CM可由EPROM等构成 静态微程序设计 微程序放入CM后不再改变 CM通常由ROM构成 实现系统仿真 在CM中有两套指令系统的微程序 可实现两套指令系统执行的切换 93 5 5CPU举例 1 Intel8086 8088CPU基本参数 指令系统相关约定 数据的表示 定点整数 浮点数 字符 逻辑数等 8b 16b 16b 32b 8b 8b 16b CPU的相关参数 机器字长 16位 浮点运算通过Intel8087实现最大主存空间 1MB 最大主存地址空间为1MB 1B 1M 数据总线宽度 8086为16位 8088为8位 准16位CPU 20位地址 BHE 20位地址 主存编址单位 字节 Byte 数据寄存器 数据长度为16位 地址长度为3位 94 2 Intel8086CPU基本结构 基本组成 由EU和BIU组成 采用单总线通路结构 运算器组织 ALU支持8 16位 有 无符号整数或逻辑数的运算 ALU在两个入端设置锁存器 等同于Y Z寄存器 CPU不支持浮点运算 95 通用REG 8个16位REG 其中4个可用作8个8位REG 寄存器组织 IP 作用与PC相同 命名不同 IR未标出 EU控制系统中 内部暂存器 总线缓冲REG MAR MDR未标出 总线控制逻辑中 指令队列 由6个8位移位寄存器组成 暂存预取的后继指令 可支持取指阶段和执行阶段的重叠实现 段REG 有代码段 数据段 堆栈段 附加段4种REG 来构成简易的段表 用于存储管理 FLAG 与PSW及条件码寄存器同作用 命名不同 96 3 Intel8086CPU的存储管理 存储管理模式 实地址模式 段地址为实际地址 非序号 相关硬件 地址加法器 MAR 20位 等 地址变换方法 物理地址 段地址 4位 段内地址 段表的组织 用4个段REG构成段表 97 4 Intel8086CPU的控制器组成 时序系统 有机器周期 节拍周期 节拍脉冲三级时序 控制器类型 硬布线控制器 80386起改为微程序控制器 信号时序控制方式 联合控制方式 98 5 6指令流水技术 一 指令流水线基本原理 指令执行过程与部件使用 提高性能的方法 提高部件速度 开发并行性 99 1 指令流水线的基本原理 指令流水基本思想 细化指令执行过程 使各操作阶段均可重叠完成 以减少程序执行时间 指令流水线组成 以CISCCPU为例 指令流水线工作原理 各操作阶段可重叠完成操作 程序执行时间 T串行 n m