专用集成电路设计ppt课件

2020 4 25 1 2 1引言2 2集成电路制造工艺简介2 3版图设计技术2 4电参数设计规则 第二章集成电路工艺基础及版图设计 2020 4 25 2 2 4 2MOS电容 集成电路中 将导电层以绝缘介质隔离就形成了电容 MOS集成电路中的寄生电容主要包括MOS管的寄生电容以及由金属 多晶硅和扩散区连线形成的连线电容 寄生电容及与其相连的等效电阻的共同作用决定了MOS电路系统的动态响应 集成电路是由不同层次结构构成的复杂系统 每层内部都会形成电阻 层与层之间都有电容 2020 4 25 3 1 栅极电容 与该逻辑门输出端相连各管的输入电容 2 扩散区电容 与该逻辑门输出端相连的漏区电容 3 布线电容 该逻辑门输出端连到其它各门的连线形成的电容 一个接有负载的MOS逻辑门输出端的总的负载电容包括三部分 2020 4 25 4 1 MOS电容特性 MOS电容的特性与栅极上所加的电压紧密相关 这是因为半导体的表面状态随栅极电压的变化可处于积累层 耗尽层 反型层三种状态 1 积累层对P型衬底材料上的N型MOS器件 当UG 0时 栅极上的负电荷吸引衬底中的空穴趋向硅的表面 形成积累层 这时 MOS器件的结构就像平行平板电容器 栅极和高浓度空穴积累层分别是平板电容器的两个极板 积累层 2020 4 25 5 积累层电容由于积累层本身是和衬底相连的 所以栅电容可近似为 2 15 式中 0 真空介电常数 ox SiO2的相对介电常数 其值是3 9 tox SiO2层的厚度 A 栅极的面积 2020 4 25 6 2 耗尽层 当0 UG U 时 在正的栅电压 G的作用下 衬底中的空穴受到排斥而离开表面 形成一个多数载流子空穴耗尽的负电荷区域 即耗尽层 式中 d 耗尽层深度 它随UG的增加而增加 Si 硅的相对介电常数 其值是12 栅极对衬底的总电容 2020 4 25 7 UG UT P型衬底中的电子 少数载流子 被吸引到表面 形成反型层 实际上就是N型导电沟道 见图 c 由于在栅极下面形成了一个导电能力很强的反型层 在低频时 栅极电容又变为C0 但是 反型层中的载流子 电子 不能跟随栅电压的高频变化 因此 高频时的栅极电容仍然是最大耗尽状态下的栅极电容 3 反型层 2020 4 25 8 2 MOS器件的电容 前面讨论的是栅极对衬底的电容 MOS器件中完整的寄生电容如下图 a 寄生电容示意图 b 寄生电容电路符号示意图 栅极电容由三部分组成 CG CGS CGD CGB 2020 4 25 9 MOS管的栅极电容 MOS管的栅极电容在三个工作区的特性是不一样的 1 截止区 UGSUDS 在线性区耗尽层深度基本不变 所以CGB为常数 但此时导电沟道已经形成 CGS和CGD就必须加以考虑 这两个电容与栅极电压的大小有关 其值可用下式估算 2020 4 25 10 3 饱和区 UGS UT UDS 此时沟道是一强反型层 靠近漏区的一端被夹断 因此CGD 0 而CGS增加为 三个工作区内 栅极电容的计算公式 2020 4 25 11 图2 20总的栅极电容与UGS的关系 MOS管总的栅极电容的某些成分和栅极电压有紧密联系 但总的栅极电容只有在开启电压附近随UGS变化较大 如下图 其它区域均近似等于栅氧化层电容C0 2020 4 25 12 3 扩散区电容 MOS管的源区和漏区都是由浅的N 扩散区或P 扩散区构成的 扩散区也用作互连线 这些扩散区对衬底 或阱 就有寄生电容存在 寄生电容的大小与将扩散区和衬底 或阱 隔开的耗尽层的有效面积成正比 与扩散区和衬底 或阱 之间的电压有关 由于扩散区总是有一定深度的 扩散区对衬底 或阱 的结面积就包括底部面积和周围的侧壁面积两部分 如图 2020 4 25 13 图2 21 a 扩散电容基本结构 b 扩散电容模型 扩散区的厚度可以看成一个常数 这样侧壁面积就和侧壁周长成正比 因此 总的扩散电容可表示为 Cd Cja a b Cjp 2a 2b 2020 4 25 14 随着工艺的改进 在扩散区面积逐渐减小的情况下 侧壁电容就变得非常重要了 典型N阱1 m工艺扩散电容值列于表2 6中 单位 pF m2 2020 4 25 15 4 布线电容 金属 多晶硅 扩散区常被用作互连线 它们相互之间以及它们与衬底之间都会形成电容 采用简单的平行板电容器模型可粗略估计这些电容值的大小为 2 2 式中 介质的绝对介电常数 t 介质的厚度 A 互连线的面积 2020 4 25 16 图2 22平行板电容及边缘效应 平行板电容模型忽略了由边缘电场引起的边缘效应 互连线对衬底及互连线之间都有边缘效应 这样前面估算的电容比实际值要小 随着连线的宽度和高度按比例缩小 边缘效应的影响就更加显著 2020 4 25 17 第三章MOS集成电路器件基础 3 1MOS场效应管 MOSFET 的结构及符号3 2MOS管的电流电压特性 2020 4 25 18 预期MOS管有什么特性 右图是NMOS管的符号 图中表示三个端口 栅 G 源 S 漏 D 如果栅电压UG是高电平晶体管的源漏导通 如果栅电压为低电平 则漏源断开 即使这样简单的描述 我们还需要回答几个问题 UG多大时器件导通 换句话说 阈值电压多少 当器件导通或断开时 漏源之间的电阻多大 这个电阻和端电压之间的关系是怎样 2020 4 25 19 3 1MOS场效应管 MOSFET 的结构及符号 3 1 1NMOS管的简化结构如图3 1所示该器件制作在P型衬底上 两个重掺杂N区形成源区和漏区 重掺杂多晶硅区作为栅极 一层薄SiO2绝缘层作为栅极与衬底的隔离 在栅氧下的衬底表面是导电沟道 图3 1NMOS管的简化结构 2020 4 25 20 由于源漏结的横向扩散 栅源和栅漏有一重叠长度为LD 所以导电沟道有效长度 Leff 将小于版图中所画的导电沟道总长度 用L表示 W表示沟道宽度 宽长比 W L 和氧化层厚度tox这两个参数对MOS管的性能非常重要 MOS技术发展中的主要推动力就是在保证电性能参数不下降的前提下 一代一代地缩小沟道长度L和氧化层厚度tox 2020 4 25 21 3 1 2N阱及PMOS 为了使MOS管的电流只在导电沟道中沿表面流动而不产生垂直于衬底的额外电流 源 漏以及沟道和衬底间必须形成反偏的PN结隔离 因此 NMOS管的衬底B必须接到系统的最低电位点 例如 地 而PMOS管的衬底B必须要接到系统的最高电位点 例如正电源UDD 衬底的连接如图3 2所示 图3 2衬底的连接 2020 4 25 22 但互补型CMOS技术中NMOS和PMOS要做在同一晶片 即同一衬底上 因此必须为某一器件做一个称之为 阱 Well 的 局部衬底 通常把PMOS器件做在N阱中 同时N阱要接一定电位 通常高电位UDD 以保证PMOS的漏源结保持反偏 图3 3互补型CMOS管N阱中的PMOS 2020 4 25 23 3 1 3MOS管常用符号 图3 4MOS管常用符号 2020 4 25 24 工作原理 再增加uGS 纵向电场 将P区少子电子聚集到P区表面 形成导电沟道 如果此时加有漏源电压 就可以形成漏极电流id 栅源电压uGS的控制作用 当uGS 0V时 漏源之间相当两个背靠背的二极管 在d s之间加上电压也不会形成电流 即管子截止 当uGS 0V时 纵向电场 将靠近栅极下方的空穴向下排斥 耗尽层 2020 4 25 25 阈值电压 回答第一个问题 UG多大时器件导通 换句话说 阈值电压多少 以NMOS为例 3 2MOS管的电流电压特性 C 随着UG增大 经历 a 初始 b 耗尽 c 反型 形成沟道所对应的电压UG称为阈值电压 UG UG UG 2020 4 25 26 图3 5给出增强型NMOS管和PMOS管工作在恒流区的转移特性 其中UTHN UTHP 为开启电压 即阈值电压 PMOS的导通现象类似于NMOS 但其所有的极性都是相反的 栅源电压足够 负 在氧化层和N衬底表面就会形成一个由空穴组成的反型层 图3 5MOS管的转移特性 3 2 1MOS管的转移特性 2020 4 25 27 NMOS阈值电压UTHN的定义为界面反型层的电子浓度等于P型衬底的多子浓度时的栅极电压 UTHN与材料 掺杂浓度 栅氧化层电容等诸多因素有关 还可以通过向沟道区注入杂质 从而改变氧化层表面附近的衬底掺杂浓度来控制阈值电压的大小 沟道区 2020 4 25 28 增强型MOS和耗尽型MOS UGS 增强型 在UGS 0时 漏源之间没有导电通道 在达到一定值时才有导电电流 耗尽型 在UGS 0时 漏源之间就有导电通道 在制造过程中 在SiO2绝缘层中掺入大量的正离子 在UGS 0时 在这些正离子的作用下 P型衬底表面已经出现反型层 即存在导电沟道 SiO2 2020 4 25 29 3 2 2MOS管的输出特性 增强型NMOS输出特性如下图3 6 栅压UGS超过阈值电压UTHN后 开始出现电流且栅压UGS越大 漏极电流也越大的现象 体现了栅压对漏极电流有明显的控制作用 漏极电压UDS对漏极电流ID的控制作用基本上分两段 即线性区和饱和区 为了不和双极型晶体管的饱和区混淆 将MOS管的饱和区称为恒流区 线性区和恒流区是以预夹断点的连线为分界线 2020 4 25 30 在预夹断点之前 即 UDSUGS UTH 管子工作在恒流区 此时UDS增大 大部分电压降在夹断区 对沟道电场影响不大 因此电流增大很小 图3 7 DS对沟道的影响 在栅压UGS一定的情况下 随着UDS从小变大 沟道将发生如图3 7所示的变化 2020 4 25 31 3 2 3MOS管的电流方程 1 分析一个载有电流I的半导体棒 如果沿电流方向的电荷密度是Qd C m 电荷移动速度是v m s 则电流 I Qdv 2 考虑一个漏源都接地的NMOS 在UGS UTH时 开始出现反型层沟道电荷 Qd WCox UGS UTH WCox表示单位长度的总电容 图a3 若漏极电压大于0 由于沟道电势从源极的0V变化到漏极的UDS 则栅与沟道的局部电压从UGS UTH变化到UGS UTH UDS 因此沿轨道x点处电荷Qd x WCox UGS UTH Ux 图b a b 2020 4 25 32 此时电流 ID WCox UGS UTH Ux v 对于半导体 v E 其中 是载流子的迁移率 E是电场 注意到E x dUx dx 电子迁移率用 n表示 则电流 ID WCox UGS UTH Ux n dUx dx 对应边界条件为U x 0 0和U L UDS 上式两边都乘dx并积分可得 由于ID沿沟道是常数 则 线性区 2020 4 25 33 4 若漏源电压UDS UGS UTH 沟道电流被夹断 漏极电流并不遵循抛物线特性 在饱和区 此时 沿轨道x点处电荷 Qd x WCox UGS UTH Ux 积分 x L 则电流 2020 4 25 34 随着栅漏电压差增大 实际的导电沟道逐渐减小 则x实际上是UDS的函数 这一效应称为 沟道调制效应 定义x L x 即1 x 1 x L L 假设 x L与UDS是线性的 即 x L UDS 是沟道长度调制系数 则 沟道长度调制效应 2020 4 25 35 NMOS管在截止区 线性区 恒流区的电流方程如式 3 4 所示 UGSUGS UTHN 恒流区 3 4a 3 4b 3 4c 2020 4 25 36 PMOS在截止区 线性区 恒流区的电流方程如式 3 5 所示 UGS UTHP 截止区 UDS UGS UTHP 线性区 UDS UGS UTHP 恒流区 3 5a 3 5b 3 5c 2020 4 25 37 各参数的物理意义 1 n 电子迁移率 p 空穴迁移率 n 1300cm2 s V 3 6 p 500cm2 s V 3 7 2 Cox 单位面积栅电容 且3 W L 沟道宽度和沟道长度之比 4 UTHN UTHP 开启电压 阈值电压 假设UDD 5V 则增强型NMOS管 UTHN 0 14 0 18 UDD 0 7 0 9V增强型PMOS管 UTHP 0 16 UDD 0 8V 3 9 2020 4 25 38 5 n p 沟道调制系数 即UDS对沟道长度的影响 对PMOS 式中 UA为厄尔利电压 EarlyVoltage 其意义如下图 对NMOS 2020 4 25 39 对于典型的0 5 m工艺的MOS管 其主要参数如下 假定有一0 5 m工艺NMOS管 W 3 m L 2 m 在恒流区则有 若UGS 5V 则 若UGS 2V 则 2020 4 25 40 1 线性区的输出电阻根据线性区的电流方程 式 3 4b 当UDS很小 UDS 2 UGS UTH 时 可近似有 3 10 3 2 4MOS管的输出电阻 UGS 1 5V 2 5V 5V 2020 4 25 41 可以看出 深线性区Rox是UGS的函数 UGS越大Rox越小 这一区域又叫可变电阻区 那么 输出电阻RON为 3 11 2020 4 25 42 2 恒流区的输出电阻 根据恒流区的电流方程 式 3 4c 有 3 12 可以看出 工作点越低 IDQ越小 输出电阻越大 2020 4 25 43 恒流区电流方程在忽略沟道调制影响时为平方律方程 即 3 13 在恒流区 栅源电压UGS对ID的控制能力用参数gm表示 称之为 跨导 3 14a 3 14b 3 14c 3 2 5MOS管的跨导gm 2020 4 25