第六章存储器与处理器的连接PPT课件

1 CPU与存储器的连接 这是本章的重点内容SRAM EPROM与CPU的连接译码方法同样适合I O端口 存储芯片的数据线存储芯片的地址线存储芯片的片选端存储芯片的读写控制线 CPU与存储器的连接要通过三大总线实现 将一个存储器芯片与CPU相接时 除了片选信号需要高位地址译码之外 其余的如存储器芯片的数据信号 读写控制信号及地址信号都直接接到系统总线上 但是一个存储器系统往往需要由多个芯片组合得到系统所需的存储空间 这就需要用到下面的方法 位扩展法 字扩展法 组合扩展法 3 存储系统设计的步骤 1 确定芯片个数 目的系统容量 提供芯片规格2 确定扩展方法 字 位 字位 3 芯片地址线 数据线 读写控制线的连接4 芯片片选的连接 CPU与存储器的连接 1 位扩展法 一 存储器芯片的扩展 当存储器芯片的数据位数不能满足存储系统需要时 可将多个存储器芯片的地址线并连起来 即接相同的输入 用它们的数据线扩展各个存储单元的数据位 这种扩展方法称为位扩展法 用64K 1bit的芯片扩展实现64K 8bit存储器 CPU与存储器的连接 1 位扩展法 例 把两片6264扩展成8K 16的存储器 D7 D0 一 存储器芯片的扩展 CPU与存储器的连接 2 字扩展法 字扩展法将低位地址线接到所有芯片 实现片内寻址 将高位地址线通过译码或变换后输出给各芯片的片选信号 实现片间寻址 当存储器芯片的存储单元数量不能满足存储系统需要时 可将多片存储器芯片的数据线并连起来 用它们的地址线扩展存储单元的数量 这种扩展方法称为字扩展法 例 用两片SRAMIntel6264 8K 8位 存储器芯片组成一个16K 8位的存储系统 一 存储器芯片的扩展 CPU与存储器的连接 二 存储器芯片的扩展 2 字扩展法 例 6264 I O0 I O7 A12 A0 I O0 I O7 A12 A0 6264 8k 8 8k 8 D7 D0 8 CPU与存储器的连接 2 字扩展法 练习 用16K 8的SRAM扩展成64K 8的存储器系统 一 存储器芯片的扩展 9 字扩展 CPU与存储器的连接 3 组合扩展法 当存储器芯片的数据位数和存储单元数量都不能满足存储系统需要时 可先进行字扩展 再进行位扩展 也可把顺序反过来 这种扩展方法称为组合扩展法 练习 用16K 4位的存储器芯片组成一个64K 8位的存储系统 二 存储器芯片的扩展 11 字和位同时扩展 12 扩展方法的总结 位扩展 各芯片的地址线 片选信号连接相同 各芯片的数据线接不同的系统数据线字扩展 各芯片的地址线 数据线连接相同 片选信号不同 由高位地址线经过译码得到 使得同一时刻只选中一个芯片 字位扩展 先进行位扩展 再把位扩展后得到的芯片组进行字扩展 CPU与存储器的连接 二 存储器的地址选择 字扩展时高位地址线的连接 CPU与存储器连接时 将CPU的低位地址线连到存储器所有芯片的地址线上 实现片内寻址 将高位地址线经过译码输出给存储器芯片的片选引脚 实现片间寻址 存储器的地址译码方式有线性选择 全译码 部分译码 对于组合得到的存储器系统 必须给每个芯片分配地址 也就是要保证存储器芯片在整个内存中占据的地址范围能够满足用户的要求 这就需要掌握存储器地址译码的方法 字扩展 14 二 存储器的地址选择 1 线性地址译码方式 如果在一个微机系统中 所要求的存储器容量较小 而且以后也不会扩充系统的存储容量 可直接将芯片使用的地址线以外的一位或两位高位地址线作为片选信号 这种方法称为线性地址译码方式 例 用两片SRAMIntel6264 8K 8位 存储器芯片组成一个16K 8位的存储系统 可以用A13与芯片的片选信号连接 15 线性选择方式的缺点 1 出现地址重叠 例子中假设CPU地址线为16根 则每个芯片有4组地址 如为20根地址线 则重叠更多2 地址不连续 如果用A14或A15连接芯片的片选则两个芯片的地址空间不连续3 不方便扩充 想要增加系统容量时必须重新连接地址线 CPU与存储器的连接 2 全地址译码方式 所谓全地址译码 就是构成存储器时要使用全部地址总线信号 即CPU的低位地址信号接存储芯片的地址输入线 余下的所有高位地址信号用来作为译码器的输入 从而使得存储器芯片上的每一个单元在整个内存空间中具有唯一的一个地址 例 一个微机系统20根地址线 RAM容量为32K字节 采用8K 8位的RAM芯片 安排在内存空间的最低位置 则A12 A0作为片内寻址 A19 A13译码后作为芯片寻址 二 存储器的地址选择 A12 A0 A12 A0 A12 A0 A12 A0 A0 A12 CS CS CS CS WE WE WE WE D7 D0 D7 D0 D7 D0 D7 D0 D7 D0 CPU A19 A13 M IO WR DB AB 2 全地址译码方式 RD 00000H 01FFFH02000H 03FFFH04000H 05FFFH06000H 07FFFH 18 思考 全译码方式有地址重叠 地址不连续的情况吗 1 地址是唯一的 没有重叠2 地址是连续的 便于扩充 全译码的缺点 译码电路复杂 特别是高位地址线较多的时候 CPU与存储器的连接 3 部分地址译码方式 存储器系统容量的需求并不总是达到最大容量 为了减少译码电路的复杂性并留有一定的可扩展空间 常采用将芯片使用以外的部分高地址进行译码 产生片选信号的方法 三 存储器的地址选择 这种方法通常使用74LS138三 八译码器芯片 该芯片管脚图 输出真值表见下页图 G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Vcc GND 74LS138三 八译码器芯片 74LS138 21 用74LS138进行部分译码举例 例 用2K 8的RAM芯片设计一个8K 8的存储器系统 用74LS138进行地址译码 G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A12 A11 A13 A14 M IO A15 1 芯片片选 2 芯片片选 3 芯片片选 4 芯片片选 结论 74LS138输入确定后 每个输出引脚所连接芯片的地址空间也就确定了 比如 74LS138 G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0000 07FFH 0800 0FFFH 1000 17FFH 1800 1FFFH 2000 27FFH 2800 0FFFH 3000 37FFH 3800 3FFFH A12 A11 A13 A14 M IO A15 23 在存储器扩展时 74LS138的连接 输出 138的输出接到芯片的片选上输入 1 ABC的连接 依次把高位地址线的最低三位地址连接到ABC上 比如 芯片地址线用了 12 A0 则A A13 B A14 C A152 三个控制端的连接 把M IO和剩下的地址线进行逻辑门电路运算后分别送给三个控制端 24 部分译码方式的优缺点 部分译码方式的译码简单 但地址扩展能力有限 并且可能出现地址重叠 如果有一些地址线没有用到 使用不同信号连接