触发器ppt课件

第七章触发器和时序逻辑电路 7 1概述 7 2触发器的基本形式 7 3触发器按逻辑功能的分类 7 4触发器逻辑功能的转换 7 5触发器应用举例 7 6寄存器 7 7计数器的分析与设计 7 8单稳态触发器 7 1概述 触发器 触发器输出有两种可能的状态 0 1 输出状态不只与现时的输入有关 还与原来的输出状态有关 触发器是有记忆功能的逻辑部件 按功能分类 R S触发器 D型触发器 JK触发器 T型等 7 2触发器的基本形式 反馈 输入RD 0 SD 1时 若原状态 1 1 0 0 1 0 1 0 输出仍保持 输入RD 0 SD 1时 若原状态 0 1 1 1 1 0 1 0 输出变为 输入RD 1 SD 0时 若原状态 1 0 1 0 1 0 1 1 输出变为 输入RD 1 SD 0时 若原状态 0 0 1 1 0 1 0 1 输出保持 输入RD 1 SD 1时 若原状态 1 0 1 1 1 0 0 1 输出保持原状态 输入RD 1 SD 1时 若原状态 1 1 0 1 1 0 输出保持原状态 输入RD 0 SD 0时 输出全是1 但当RD SD 0同时变为1时 翻转快的门输出变为0 另一个不得翻转 基本触发器的功能表 1 触发器是双稳态器件 只要令RD SD 1 触发器即保持原态 稳态情况下 两输出互补 一般定义Q为触发器的状态 2 在控制端加入负脉冲 可以使触发器状态变化 SD端加入负脉冲 使Q 1 SD称为 置位 或 置一 端 RD端加入负脉冲 使Q 0 RD称为 复位 或 清0 端 7 3触发器按逻辑功能的分类 一 RS触发器 可控RS触发器 CP 0时 0 触发器保持原态 CP 1时 1 RS触发器的功能表 简化的功能表 Qn 1 下一状态 CP过后 Qn 原状态 逻辑符号 例 画出RS触发器的输出波形 CP R S Q 使输出全为1 CP撤去后状态不定 二 D触发器 CP 0时 a b门被堵 输出保持原态 0 CP 1时 a b门被打开 输出由D决定 若D 0 1 0 1 1 0 0 1 CP 1时 a b门被打开 输出由D决定 若D 1 1 1 0 0 1 1 0 D触发器具有在时钟脉冲上升沿触发的特点 其逻辑功能为 输出端Q的状态随着输入端D的状态而变化 但总比输入端状态的变化晚一步 即某个时钟来到之后Q的状态和该脉冲来到之前D的状态一样 Qn 1 Dn 功能表 逻辑符号 CP D Q 例 画出D触发器的输出波形 三 T 和T触发器 1 T 触发器 来一个时钟脉冲翻转一次 也叫计数器 R S 工作原理 1 假设Q 0 来一个时钟翻转一次 T 触发器存在的问题 1 计数脉冲必须严密配合 CP脉冲不能太长 否则触发器将产生空翻现象 CP 1期间 输出状态翻转若干次 2 为了解决空翻现象 可以采用主从方式触发的触发器 电路结构 工作原理 1 0 F主打开 F从关闭 输出反馈到F主 1 输出反馈到F从 0 工作原理 F主关闭 F从打开 0 由此可见 主从触发器一个CP只能翻转一次 翻转时刻描述 前沿处 输出交叉反馈到F主 后沿处 输出传递到F从翻转完成 CP 逻辑符号 时序图 CP Q 下降沿翻转 2 T触发器 T触发器与T 触发器无本质区别 只是加入了控制端T T 功能表 T 逻辑符号 时序图 CP Q T 3 JK触发器 JK触发器的功能最完善 有两个控制端J K JK触发器的功能 被封锁 保持原态 J K 0时 JK触发器的功能 相当于T触发器T 1 J K 1时 JK触发器的功能 Qn 0时 Qn 1 1 J 1 K 0时 分两种情况 Q 0 Q 1 JK触发器的功能 Qn 1时 F主被封保持原态 Qn 1 1 JK触发器的功能 Qn 1 0 同样原理 J 0 K 1时 功能表 逻辑符号 K J 由以上功能可以看出 它既有记忆功能 当J K 0时 又能置0 J 0 K 1 置1 J 1 K 0 而且还能计数 J K 1时 所以它的功能最完善 时序图 CP K J Q 保持 T 1 JK触发器转换成D触发器 7 4触发器逻辑功能的转换 2 JK触发器转换成T触发器 3 D触发器转换成T 触发器 7 5应用举例 例 四人抢答电路 四人参加比赛 每人一个按钮 其中一人按下按钮后 相应的指示灯亮 并且 其它按钮按下时不起作用 电路的核心是74LS175四D触发器 它的内部包含了四个D触发器 各输入 输出以字头相区别 管脚图见下页 1Q 1D 2Q 2D GND 4Q 4D 3Q 3D 时钟 清零 USC 公用清零 公用时钟 74LS175管脚图 5V D1 D2 D3 D4 CLR CP CP 赛前先清零 输出为零发光管不亮 D1 D2 D3 D4 CLR CP 5V CP 反相端都为1 1 D1 D2 D3 D4 CLR CP CP 5V 若有一按钮被按下 比如第一个钮 0 0 这时其它按钮被按下也没反应 时序电路必然具有记忆功能 因而组成时序电路的基本单元是触发器 时序逻辑电路的特点 在数字电路中 凡是任一时刻的稳定输出不仅决定于该时刻的输入 而且还和电路原来的状态有关者 都叫做时序逻辑电路 简称时序电路 7 6寄存器 寄存器是计算机的主要部件之一 它用来暂时存放数据或指令 一个触发其只能寄存一位二进制数 寄存器存取数据分为 并行和串行两种 数码寄存器和移位寄存器 四位数码寄存器 一 数码寄存器 寄存数码和清除原有数码的功能 二 移位寄存器 所谓 移位 就是将寄存器所存各位数据 在每个移位脉冲的作用下 向左或向右移动一位 根据移位方向 常把它分成左移寄存器 右移寄存器和双向移位寄存器三种 根据移位数据的输入 输出方式 又可将它分为串行输入 串行输出 串行输入 并行输出 并行输入 串行输出和并行输入 并行输出四种电路结构 串入 串出 串入 并出 并入 串出 并入 并出 四位串入 串出的左移寄存器 初始状态 设A3A2A1A0 1011 在存数脉冲作用下 也有Q3Q2Q1Q0 1011 D0 0 D1 Q0 D2 Q1 D3 Q2 下面将重点讨论兰颜色的那部分电路的工作原理 D0 0 D1 Q0 D2 Q1 D3 Q2 1011 0110 0110 1100 1100 1000 1000 0000 0000 0000 0000 0000 设初态Q3Q2Q1Q0 1011 用波形图表示如下 设初态Q3Q2Q1Q0 1011 四位串入 串出的左移寄存器 四位串入 串出的右移寄存器 D1 Q2 D2 Q3 D3 0 D0 Q1 四位串入 串出的左移寄存器 四位串入 串出的右移寄存器 L 即需左移的输入数据 R 即需右移的输入数据 右移串行输入 左移串行输入 并行输入 0 1 1 1 1 00 01 10 11 直接清零 保持 右移 从QA向右移动 左移 从QD向左移动 并入 7 7计数器的分析与设计 一 计数器的功能和分类 1 计数器的功能 记忆输入脉冲的个数 用于定时 分频 产生节拍脉冲及进行数字运算等等 2 计数器的分类 同步计数器和异步计数器 加法计数器 减法计数器和可逆计数器 有时也用计数器的计数容量 或称模数 来区分各种不同的计数器 如二进制计数器 十进制计数器 二 十进制计数器等等 一 计数器的分析 二 异步计数器的分析 在异步计数器中 有的触发器直接受输入计数脉冲控制 有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲 因此各个触发器状态变换的时间先后不一 故被称为 异步计数器 三位二进制异步加法计数器 例1 三位二进制异步加法计数器 1010101010 00 1 01 0 1 10 1 11 0 0 00 0 1 01 思考题 试画出三位二进制异步减法计数器的电路图 并分析其工作过程 优点 电路简单 可靠 缺点 速度慢 小结 1 三级触发器组成的计数器 每8个脉冲循环一次 所以称三位二进制计数器 或称8进制 模8计数器 退而广之 n个触发器串联 则可组成模数为2n的计数器 2 由波形图可见 Q波形的频率是CP波形频率的一半 为分频器 3 计数顺序 每经一个时钟 自动加1 因此称加法计数器 4 构成减法计数器 三 同步计数器的分析 例2 三位二进制同步加法计数器 三位二进制同步加法计数器 分析步骤 1 先列写控制端的逻辑表达式 J2 K2 Q1Q0 J1 K1 Q0 J0 K0 1 Q0 来一个CP 它就翻转一次 Q1 当Q0 1时 它可翻转一次 Q2 只有当Q1Q0 11时 它才能翻转一次 2 再列写状态转换表 分析其状态转换过程 2001001111010 1000000011001 3010000011011 4011111111100 5100000011101 6101001111110 7110000011111 8111111111000 3 还可以用波形图显示状态转换表 该计数器经8个循环一周 所以是同步八进制计数器 计数器的模数为8 思考题 试设计一个四位二进制同步加法计数器电路 并检验其正确性 任意进制的计数器 其计数状态的转换次序未必按二进制 各触发器的时钟来源也不一定相同 对这类计数器的分析 也可采用列表法 只是在分析过程中 要特别注意个触发器的翻转时刻 四 任意进制计数器的分析 举例说明 例1 1 写出控制端的逻辑表达式 J2 Q1Q0 K2 1 J1 K1 1 2 再列写状态转换表 分析其状态转换过程 1000011111001 2001011111010 3010011111011 4011111111100 5100011101000 如前所述 右图电路为异步五进制加法计数器 3 还可以用波形图显示状态转换表 略 另有三种状态111 110 101不在计数循环内 如果这些状态经若干个时钟脉冲能够进入计数循环 称为能够自行启动 4 检验其能否自动启动 111111101000 110011101010 101011101010 结论 经检验 可以自动启动 5 状态转换图 例2 十进制计数器 1 同步十进制计数器 2 二 五 十进制计数器 用四位二进制数来代表十进制数的每一位数 所以也称二 十进制计数器 最常用的是8421编码方式 二 五 十进制计数器74LS290 74LS290内部含有两个独立的计数电路 一个是模2计数器 CP0为其时钟 Q0为其输出端 另一个是模5计数器 CP1为其时钟 Q3Q2Q1为其输出端 外部时钟CP是先送到CP0还是先送到CP1 在Q4Q3Q2Q1这四个输出端会形成不同的码制 1 74LS290的介绍 74LS290原理电路图 下面将给出它的原理电路图 1 只输入计数脉冲CP0 由Q0输出 为二进制计数器 2 只输入计数脉冲CP1 由Q3Q2Q1输出 为五进制计数器 3 将Q0与CP1连接 输入计数脉冲CP0 由逻辑图得出各位触发器的J K端的逻辑关系式 J0 1 K0 1 J2 1 K2 1 J3 Q2Q1 K3 1 为8421码十进制计数器 分析 计数时钟先进入CP0时的计数编码 结论 上述连接方式形成8421码 00000 00011 00102 00113 01004 01015 01106 01117 10008 10019 00000 十进制数 再分析 计数时钟先进入CP1时的计数编码 结论 上述连接方式形成5421码 Q0Q3Q2Q1CP0 CP0 CP1 R0 1 R0 2 S9 2 S9 1 VCC Q0 Q2 Q1 Q3 GND 1 2 3 4 5 6 7 14 13 12 11 10 9 8 QA QD QB QC S9 2 SR9 1 R0 2 R0 1 CPB CPA 74LS290 74LS290管脚分布图 74LS290功能表 二 计数器的设计 计数器的设计方法很多 大抵可分为两类 一是根据要求用触发器 Flip Flop 构成 二是利用具有特定功能的中规模集成组件适当连接而成 一 利用触发器设计某计数电路 举例说明其设计步骤 数字控制装置中常用的步进电动机有A B C三个绕组 电动机运行时要求三个绕组以AABBBCCCA再回到A的顺序循环通电 试设计满足这一控制要求的计数电路 设计步骤如下 1 根据任务要求 确定计数器的模数和所需的触发器个数 这个任务所需计数器的模数为6 触发器的个数为3 2 确定触发器的类型 最常用的触发器有D触发器和JK触发器 本任务中选用JK触发器 以QCQBQA为序排列 3 列写状态转换表或转换图 用三个触发器的输出端QA QB QC分别控制电动机的三个绕组A B C 并以 1 表示通电 0 表示不通电 4 根据所选触发器的激励表 确定各个触发器在状态转换时对控制端的电平要求 0000 0011 0100 0110 1001 1011 1101 1110 000X 011X 10X1 11X0 注意 X 即可 0 可 1 步进电动机绕组通电激励表 5 根据各状态下对控制端电平的要求 用卡诺图化简 写出各个控制端的逻辑表达式 6 画出计数器的逻辑电路图 7 检验该计数电路能否自动启动 本计数电路有三个触发器 可有八个状态组合 可是只用去六个 尚有两个未利用 因此需要检验一下能否自行启动 二 利用集成功能组件设计计数电路 74LS290内部含有两个独立的计数电路 一个是模2计数器 CP0为其时钟 Q0为其输出端 另一个是模5计数器 CP1为其时钟 Q3Q2Q1为其输出端 外部时钟CP是先送到CP0还是先送到CP1 在Q4Q3Q2Q1这四个输出端会形成不同的码制 1 中规模计数器组件74LS290的介绍 74LS290原理电路图 下面将给出它的原理电路图 74LS290功能表 归纳 1 74LS290在 计数状态 或 清零状态 时 均要求S9 1 和S9 2 中至少有一个必须为 0 2 只有在R0 1 和R0 2 同时为 1 时 它才进入 清零状态 否则它必定处于 计数状态 2 采用不同的连接 可以构成任意进制计数器 反馈归零 置 0 法 为了获得任意模数M 在第M个脉冲作用下 将所有 输出为1 的触发器的输出通过与门控制 直接接复位端 使计数器回到 0 态 可以把大模数的计数器改造成小模数的 例1 构成BCD码六进制计数器 CP0 CP1 Q0 Q3 Q1 Q2 S9 2 S9 1 R0 2 R0 1 74LS290 0000 CP 0110 3 74LS290的应用 讨论 下述接法行不行 错在何处 警示 切切不可将输出端相互短路 只有这样做才是正确的 例2 用两片74LS290构成36进制8421码计数器 分析 1 如何解决片间进位问题 从右面的状态转换表中可以看到 个位片的Q3可以给十位片提供计数脉冲信号 分析 2 如何满足 36进制 的要求 36 00 00110110 用两片74LS290构成36进制8421码计数器 级连法 利用两个以上的计数器串联起来 获得任意进制计数器 N1进制与N2进制构成N进制 N N1 N2 例3 用74LS290构成5421码的六进制计数器 至此结束 在此状态下清零 承接前页的分析结果 在Q0Q3Q2Q1 1001时清零 8421码制下 在Q3Q2Q1Q0 0110时清零 同为六进制计数器 两种码制不同接法的比较 5421码制下 在Q0Q3Q2Q1 1001时清零 7 8单稳态触发器 单稳态触发器简称单稳 它的突出特点是 输出端只有一个稳定状态 另一个状态则是暂稳态 加入触发信号后 它可以由稳定状态转入暂稳态 但是 经过一定时间以后 它又会自动返回原来的稳定状态 一 555定时器的原理 555定时器是将模拟电路和数字电路集成于一体的中规模集成器件 它使用方便 带负载能力较强 目前得到了非常广泛的应用 555定时器的工作原理 555定时器的内部电路包括以下几部分 一个由三个相等电阻组成的分压器 两个电压比较器 A1 A2 一个RS触发器 一个反相器和一个晶体管T 具体的结构见后图 三个电阻构成的分压器给两个比较器提供基准电压 A1的为2VCC 3 A2的为VCC 3 首先讨论上图中加彩色部分的电路的工作原理 1 0 1 0 0 0 阈值端 触发端 附录 综合以上的分析结果 便可得到555的功能表 二 555定时器的应用 1 双稳态触发器 微电机起动停车控制电路 S1 起动按钮 S2 停车按钮 仅按下起动按钮S1 则TR VCC 3 未按S2 当然TH 2VCC 3 故uo 1 电机转动 即使放开S1 TR VCC 3 TH 2VCC 3 uo保持为1 电机继续转动 如果仅按下按钮S2 TH 2VCC 3 未按S1 当然TR VCC 3 这时uo 0 电机停止运行 如果松开S2 电机仍不转动 2 单稳态触发器 洗相曝光定时器 若S打开 则ui 1 若S合上 则ui 0 TH 2VCC 3 TR VCC 3 按钮S处于打开状态时 uo 0 555内的管T导通 电容CT被短路 TH 0 3V 按一下S TR VCC 已有TH 2VCC 3 故uo 1 555内的管T截止 CT将被充电 只要uCT尚未充至