贺州学院数电第五触发器PPT课件

第五章触发器,主要内容：触发器的电路结构和动作特点触发器的逻辑功能及描述方法,能存储一位二值信号的器件称为存储单元电路.存储单元电路大多是双稳态电路.,双稳态电路特点:,具有两个稳定状态,用0和1表示,在无外信号作用时,电路长期处于某个稳定状态，这两个稳定状态可用来表示一位二进制代码。,它有一个或多个输入端，在外加信号激励下，可使电路从一个状态转换成另一个状态。,5.1概述,两类存储单元电路：,(1)锁存器,(2)触发器,锁存器:直接由输入信号控制电路状态的存储单元.,触发器:除输入信号外,还包含一个称为时钟的控制信号输入端.输入信号和时钟一起控制电路的状态.,锁存器和触发器工作波形示意图:,5.2SR锁存器(基本RS触发器）一、电路结构与工作原理,现态Q:表示输入信号作用前，器件的输出状态次态Q*:表示输入信号作用后，器件的输出状态,与非门构成的SR锁存器工作原理,1,0,结论：由于RD=0，不论原来触发器Q为0还是1状态，都有Q*=0，这种情况称将触发器置0或复位。RD端称为触发器的置0端或复位端。,RD=0、SD=1,现态Q=0,次态Q*=,0,现态Q=1,次态Q*=,0,0,1,结论：由于SD=0，不论触发器原来Q为0还是1，都有Q*=1，这种情况称将触发器置1或置位。SD端称为触发器的置1端或置位端。,现态Q=0,次态Q*=,1,现态Q=1,次态Q*=,1,RD=1、SD=0,1,1,结论：触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。,现态Q=0,次态Q*=,0,现态Q=1,次态Q*=,1,RD=1、SD=1,0,0,1,1,？,结论：RD=0、SD=0时，Q=Q=1，不符合触发器的逻辑关系。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。,RD=0、SD=0,Q=Q=1,.,11,与非门构成的SR锁存器,.,12,或非门构成的SR锁存器,二、动作特点在任何时刻，输入都能直接改变输出的状态。例：,一、用于记忆1位二进制信号,二、分类,1.按触发方式（电平，脉冲，边沿）2.按逻辑功能（RS,JK,D,T）,触发器,1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。,2.在适当输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能将获得的新状态保存下来。,5.3电平触发的触发器,一、电路结构和工作原理,5.3电平触发的触发器,.,16,二、动作特点在CLK=1的全部时间里，S和R的变化都将引起输出状态的变化。,5.4脉冲触发的触发器,一、电路结构与工作原理,提高可靠性，要求每个CLK周期输出状态只能改变1次,电路结构：由主从两个触发器构成主从触发器间的区别？,JK触发器工作原理：当J=K=0,J=0K=1,J=1K=0这三种情况下与SR触发器功能一样,(5)列出真值表,JK触发器功能,二、脉冲触发方式的动作特点,5.5边沿触发的触发器,为了提高可靠性，增强抗干扰能力，希望触发器的次态仅取决于CLK的下降沿（或上升沿）到来时的输入信号状态，与在此前、后输入的状态没有关系。,一、电路结构和工作原理,1、用两个电平触发D触发器组成的边沿触发器,利用CMOS传输门的边沿触发器,5.6触发器的逻辑功能及其描述方法,5.6.1触发器按逻辑功能的分类时钟控制的触发器中由于输入方式不同（单端，双端输入）、次态（）随输入变化的规则不同,一、SR触发器,1、特性方程触发器次态Q*与输入及现态Q之间的逻辑关系式,2、逻辑关系口诀：00保持，s为1置1，R为1置0，11禁止,状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。,二、JK触发器,2.逻辑关系口诀：00保持，相异看J端，11翻转,3.状态转换图,三、T触发器,2.逻辑关系口诀：T为0保持，T为1翻转,四、D触发器,。,小结：触发器的特点,（1）有两个互补的输出端，有两个稳定的状态。在无外来触发信号作用时，电路将保持原状态不变。触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）在外加触发信号有效时，电路有复位（Q=0）、置位（Q=1）、保持原状态三种功能。（3）R为