数字信号发生器的设计.doc

I 数字信号发生器的设计 II 摘要 数字信号发生器是在电子电路设计、自动控制系统和仪表测量校正调试中应用很 多的一种信号发生装置和信号源。而正弦信号是一种频率成分最为单一的常见信号源， 任何复杂信号(例如声音信号)都可以通过傅里叶变换分解为许多频率不同、幅度不等 的正弦信号的叠加，广泛地应用在电子技术试验、自动控制系统和通信、仪器仪表、 控制等领域的信号处理系统中及其他机械、电声、水声及生物等科研领域。 关键词：数字信号发生器、信号处理、应用 III 目 录 1 绪论 .1 1.1 课题描述 .1 1.2 信号发生器外围结构.1 2. 实验芯片简介 .2 2.1 AT89C51 的简介 .2 2.2 DAC0832 芯片 .4 3 数字信号发生器的设计方案 .8 3.1 方案简介 .8 3.2 方案论证与比较 .8 3.3 数字信号发生器硬件设计 .9 3.4 数字信号发生器的软件实现.13 3.5 测量结果与误差分析.15 总 结 .16 参考文献 .16 1 1 绪论 1.1 课题描述 信号发生器广泛应用于电子工程、通信工程、自动控制、遥测控制、测量仪器、 仪表和计算机等技术领域。采用集成运放和分立元件相结合的方式，利用迟滞比较器 电路产生方波信号，以及充分利用差分电路进行电路转换，从而设计出一个能变换出 三角波、正弦波、方波的简易信号发生器。通过对电路分析，确定了元器件的参数， 并利用 Multisim 软件仿真电路的理想输出结果，克服了设计低频信号发生器电路方面 存在的技术难题，使得设计的低频信号发生器结构简单，实现方便。本研究的数字信 号发生器是基于直接数字合成即 DDS 技术设计的,采用 VHDL 与 C 语言相结合的方法,通 过查找存储于 ROM 查找表中的各种标准波形数据,产生频率可调并且高精度的正弦波、 方波、锯齿波等常用信号,并且可以通过修改表中的数据,实现任意信号发生器. 1.2 信号发生器外围结构 图 1 信号发生器外围结构示意图 2 如上为信号发生器结构示意图，本文介绍的是一种用 51 单片机构成的波形发生器， 可产生三角波、方波、锯齿波和正弦波等多种波形，波形的周期可用程序改变，并可 根据需要选择单极性输出或双极性输出，具有线路简单、结构紧凑、性能优越等特点。 2. 实验芯片简介 2.1 AT89C51 的简介 AT89C51 是一种带 4K 字节闪存可编程可擦除只读存储器（FPEROMFlash Programmable and Erasable Read Only Memory）的低电压、高性能 CMOS 8 位微处理 器，俗称单片机。AT89C2051 是一种带 2K 字节闪存可编程可擦除只读存储器的单片机。 单片机的可擦除只读存储器可以反复擦除 1000 次。该器件采用 ATMEL 高密度非易失存 储器制造技术制造，与工业标准的 MCS-51 指令集和输出管脚相兼容。由于将多功能 8 位 CPU 和闪烁存储器组合在单个芯片中，ATMEL 的 AT89C51 是一种高效微控制器， AT89C2051 是它的一种精简版本。AT89C51 单片机为很多嵌入式控制系统提供了一种灵 活性高且价廉的方案。外形及引脚排列如图所示 图 2 AT89C51 芯片外形结构及引脚分布图 3 管脚说明： VCC：供电电压。 GND：接地。 P0 口：P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。当 P0 口 的管脚第一次写 1 时，被定义为高阻输入。P0 能够用于外部程序数据存储器，它可以 被定义为数据/地址的第八位。在 FIASH 编程时，P0 口作为原码输入口，当 FIASH 进 行校验时，P0 输出原码，此时 P0 外部必须被拉高。 P1 口：P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口，P1 口缓冲器能接收输出 4TTL 门电流。P1 口管脚写入 1 后，被内部上拉为高，可用作输入，P1 口被外部下拉为 低电平时，将输出电流，这是由于内部上拉的缘故。在 FLASH 编程和校验时，P1 口作 为第八位地址接收。 P2 口：P2 口为一个内部上拉电阻的 8 位双向 I/O 口，P2 口缓冲器可接收，输出 4 个 TTL 门电流，当 P2 口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并 因此作为输入时，P2 口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时，P2 口输出地址 的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器 进行读写时，P2 口输出其特殊功能寄存器的内容。P2 口在 FLASH 编程和校验时接收高 八位地址信号和控制信号。 P3 口：P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL 门电 流。当 P3 口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于 外部下拉为低电平，P3 口将输出电流（ILL）这是由于上拉的缘故。 P3 口也可作为 AT89C51 的一些特殊功能口，如下表所示： 各端口管脚 备选功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断 0） P3.3 /INT1（外部中断 1） P3.4 T0（记时器 0 外部输入） 4 P3.5 T1（记时器 1 外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通） P3 口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。当振荡器复位器件时，要保持 RST 脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位 字节。在 FLASH 编程期间，此引脚用于输入编程脉冲。在平时，ALE 端以不变的频率周 期输出正脉冲信号，此频率为振荡器频率的 1/6。因此它可用作对外部输出的脉冲或用 于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个 ALE 脉冲。 如想禁止 ALE 的输出可在 SFR8EH 地址上置 0。此时， ALE 只有在执行 MOVX，MOVC 指 令是 ALE 才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态 ALE 禁 止，置位无效。 /PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周 期两次/PSEN 有效。但在访问外部数据存储器时，这两次有效的/PSEN 信号将不出现。 /EA/VPP：当/EA 保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不 管是否有内部程序存储器。注意加密方式 1 时，/EA 将内部锁定为 RESET；当/EA 端保 持高电平时，此间内部程序存储器。在 FLASH 编程期间，此引脚也用于施加 12V 编程 电源（VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 2.2 DAC0832 芯片 DAC0832 是 8 分辨率的 D/A 转换集成芯片。与微处理器完全兼容。这个 DA 芯片以 其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。 D/A 转换器由 8 位输入锁存器、8 位 DAC 寄存器、8 位 D/A 转换电路及转换控制电路构 成。 5 图 3 DAC0832 DAC0832 的主要特性参数如下： 分辨率为 8 位； 电流稳定时间 1us； 可单缓冲、双缓冲或直接数字输入； 只需在满量程下调整其线性度； 单一电源供电（+5V+15V）； 低功耗，20mW。 DAC0832 结构： D0D7：8 位数据输入线，TTL 电平，有效时间应大于 90ns(否则锁存器的数据会 出错)； ILE：数据锁存允许控制信号输入线，高电平有效； CS：片选信号输入线（选通数据锁存器），低电平有效； WR1：数据锁存器写选通输入线，负脉冲（脉宽应大于 500ns）有效。由 ILE、CS、WR1 的逻辑组合产生 LE1，当 LE1 为高电平时，数据锁存器状态随输入数据 线变换，LE1 的负跳变时将输入数据锁存； XFER：数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于 500ns）有效； WR2：DAC 寄存器选通输入线，负脉冲（脉宽应大于 500ns）有效。由 WR2、XFER 的逻辑组合产生 LE2，当 LE2 为高电平时，DAC 寄存器的输出随寄存器的输入而变化， 6 LE2 的负跳变时将数据锁存器的内容打入 DAC 寄存器并开始 D/A 转换。 IOUT1：电流输出端 1，其值随 DAC 寄存器的内容线性变化； IOUT2：电流输出端 2，其值与 IOUT1 值之和为一常数； Rfb：反馈信号输入线，改变 Rfb 端外接电阻值可调整转换满量程精度； Vcc：电源输入端，Vcc 的范围为+5V+15V； VREF：基准电压输入线，VREF 的范围为-10V+10V； AGND：模拟信号地 DGND：数字信号地 DAC0832 的工作方式： 根据对 DAC0832 的数据锁存器和 DAC 寄存器的不同的控制方式，DAC0832 有三种工 作方式：直通方式、单缓冲方式和双缓冲方式。 DAC0832 引脚功能电路应用原理图 DAC0832 是采样频率为八位的 D/A 转换芯片，集 成电路内有两级输入寄存器，使 DAC0832 芯片具备双缓冲、单缓冲和直通三种输入方 式，以便适于各种电路的需要(如要求多路 D/A 异步输入、同步转换等)。所以这个芯 片的应用很广泛,关于 DAC0832 应用的一些重要资料见下图： D/A 转换结果采用电流形 式输出。若需要相应的模拟电压信号，可通过一个高输入阻抗的线性运算放大器实现。 运放的反馈电阻可通过 RFB 端引用片内固有电阻，也可外接。DAC0832 逻辑输入满足 TTL 电平，可直接与 TTL 电路或微机电路连接。 DAC0832 引脚功能说明： DI0DI7：数据输入线，TLL 电平。 ILE：数据锁存允许控制信号输入线，高电平有效。 CS：片选信号输入线，低电平有效。 WR1：为输入寄存器的写选通信号。 XFER：数据传送控制信号输入线，低电平有效。 WR2：为 DAC 寄存器写选通输入线。 Iout1:电流输出线。当输入全为 1 时 Iout1 最大。 Iout2: 电流输出线。其值与 Iout1 之和为一常数。 Rfb:反馈信号输入线,芯片内部有反馈电阻. Vcc:电源输入线 (+5v+15v) 7 Vref:基准电压输入线 (-10v+10v) AGND:模拟地,摸拟信号和基准电源的参考地. DGND:数字地,两种地线在基准电源处共地比较好. 2.DAC0832 的引脚特性： DAC0832 是 20 引脚的双列直插式芯片。各引脚的特性如下： 片选信号，和允许锁存信号 ILE 组合来决定 是否起作用。 ILE允许锁存信号。 写信号 1，作为第一级锁存信号，将输入资料锁存到输入寄存器（此时， 必须和 、ILE 同时有效）。 写信号 2，将锁存在输入寄存器中的资料送到 DAC 寄存器中进行锁存（此时，传输 控制信号 必须有效）。 传输控制信号，用来控制 。 DI7DI08 位数据输入端。 IOUT1模拟电流输出端 1。当 DAC 寄存器中全为 1 时，输出电流最大，当 DAC 寄存器中全为 0 时，输出电流为 0。 IOUT2模拟电流输出端 2。IOUT1+IOUT2=常数。 RFB反馈电阻引出端。DAC0832 内部已经有反馈电阻，所以，RFB 端可以直接 接到外部运算放大器的输出端。相当于将反馈电阻接在运算放大器的输入端和输出端 之间。 VREF参考电压输入端。可接电压范围为10V。外部标准电压通过 VREF 与 T 型电阻网络相连。 VCC芯片供电电压端。范围为+5V+15V，最佳工作状态是+15V。 AGND模拟地，即模拟电路接地端。 DGND数字地，即数字电路接地端。 3.DAC0832 的工作方式 DAC0832 进行 D/A 转换，可以采用两种方法对数据进行锁存。 第一种方法是使输入寄存器工作在锁存状态，而 DAC 寄存器工作在直通状态。具 体地说，就是使 和 都为低电平，DAC 寄存器的锁存选通端得不到有效电平而直通；此 外，使输入寄存器的控制信号 ILE 处于高电平、 处于低电平，这样，当 端来一个负 8 脉冲时，就可以完成 1 次转换。 第二种方法是使输入寄存器工作在直通状态，而 DAC 寄存器工作在锁存状态。就 是使 和 为低电平，ILE 为高电平，这样，输入寄存器的锁存选通信号处于无效状态而 直通；当 和 端输入 1 个负脉冲时，使得 DAC 寄存器工作在锁存状态，提供锁存数据 进行转换。 根据上述对 DAC0832 的输入寄存器和 DAC 寄存器不同的控制方法，DAC0832 有如下 3 种工作方式： 单缓冲方式。单缓冲方式是控制输入寄存器和 DAC 寄存器同时接收资料，或者 只用输入寄存器而把 DAC 寄存器接成直通方式。此方式适用只有一路模拟量输出或几 路模拟量异步输出的情形。 双缓冲方式。双缓冲方式是先使输入寄存器接收资料，再控制输入寄存器的输 出资料到 DAC 寄存器，即分两次锁存输入资料。此方式适用于多个 D/A 转换同步输出 的情节。 直通方式。直通方式是资料不经两级锁存器锁存，即 CS*，XFER* ，WR1* ，WR2* 均接地，ILE 接高电平。此方式适用于连续反馈控制线路和不带微机的控制系 统，不过在使用时，必须通过另加 I/O 接口与 CPU 连接，以匹配 CPU 与 D/A 转换。 3 数字信号发生器的设计方案 3.1 方案简介 用一块 AT89C51 实现键盘输入扫描与 LED 数码管显示控制，同时通过 UART 向 AT89C2051 发送频率控制与波形转换档位选择信息。AT89C2051 通过 UART 接收 AT89C51 发送的控制信息，选择波形转换档位之后通过内部定时器在 I/O 口产生相应 频率的方波信号，至此完成数字信号发生过程。2051 将产生的方波信号输入运算放大 器组成的积分电路，得到相同频率的三角波信号，该三角波信号通过差分放大电路得 到相同频率的正弦波信号。该信号发生器能准确输出频率范围为 16HZ70KHZ 的三种 波形信号。 3.2 方案论证与比较 9 信号发生部分： 方案一：使用锁相环通过分频运算实现频率的步进，这种方案频率稳定度高，但 程控比较困难，而且步进范围过大，鉴于锁相环技术比较复杂，没有采用这种方案。 方案二：使用专用函数发生电路，如 ICL8038 或 MAX038，通过 D/A 转换调整函数 发生器控制电压实现频率的控制，这种方案可以使频率连续可调，省却了波形转换电 路，但控制电压与频率的变化不是严格的线性关系，如果不加频率负反馈则频率无法 稳定准确，加上频率负反馈将使电路大大复杂，稳定度也会下降，而且如果要实现比 较大的带宽，就需要不断更换振荡电容，电路复杂程度进一步增加。为避免调试困难， 没有采用这种方案。 方案三：使用单片机的定时器设置定时时间，每半个周期对 I/O 口取反一次，从 而实现频率输出。这种方案虽然在高频频段误差比较大，但是编程简单控制容易，权 衡以上利弊，我们选择了方案三。 键盘与显示控制部分： 方案一：使用并行控制器 8279 或 IIC 总线控制器 ZLG7290 构建键盘与显示部分， 编程简单功能强大，但成本较高而且接口协议比较复杂，我们没有采用。 方案二:使用单片机本身的 I/O 口做键盘和显示控制，能够节省大量外围器件，符 合硬件软化的原则，而且本系统对按键和显示部分的要求并不高，所以我们采用了这 种方案。 波形转换部分： 方案一：使用专用的波形转换芯片，效果好但成本高，也没有典型的器件可以采 用，故没有使用这种方案。 方案二：使用分立元件构建转换电路，虽然特性不够好，但是简单易用，易于实 现，故采用这种方案。 综上所述，我们选择了用两块 51 单片机实现数字信号发生器的设计，一块用于信 号发生，一块用于键盘显示控制，电路简洁，编程容易，易于调试。 3.3 数字信号发生器硬件设计 控制部分 (1)硬件连接与基本功能： 10 AT89C51 的 P0 口通过 330 欧姆上拉电阻驱动 8 位共阴数码管的段选，P2 口通过 74LS244 同相缓冲放大后驱动 8 位数码管位选，P1 口接 4*4 键盘，键盘列选通过与门 接到单片机外部中断 INT1,UART 口与 AT89C2051 的 UART 口连接实现通讯。系统晶振 使用 24M，故一个机器周期为 0.5US。当按下数字键，则键盘显示相应的数字键，再按 其他数字键则数码管发生相应的移位，所有数字输入之后，按下发送键，相应控制信 息通过 UART 发送至 AT89C2051。 图 4 硬件连接示意图 （2）键盘扫描部分设计 系统复位后，先令键盘行选 P1 低四位为低电平，列选高四位为高电平，当按下任 意键，列选线被拉为低电平，经过与门后向单片机提出外部中断，以此判断有键按下。 此后关闭中断，进入键盘扫描程序。键盘扫描的原理是先设定第一行为低电平，同时 读取列选线，经过程序运算判断出按键位置，若所按键不在第一行，则继续扫描，扫 描顺序依次类推。 （3）数码管显示部分设计系统复位后，8 位数码管均显示 0，当有键按下并经过 判断之后，将对应键值显示到对应的数码管上。按发送键后频率显示依然保持，直到 有新的数字键被按下。数码管动态显示根据视觉暂留原理设计，每选中一位后延时 10MS 左右，显示效果令人满意。延时时间过长亮度会提高，但显示会发生闪烁，时间 11 过短显示稳定功耗降低，但亮度下降。由于数码管为共阴并且 74LS244 为同相总线驱 动，故编程时设置相应的位选为 0 才可以选通该位，这个问题应该注意。 （4）UART 通讯部分设计 因为 51 系列单片机本身就有硬件 UART 功能，所以这部分设计非常简单，只需将 AT89C51 与 AT89C2051 的 UART 对应连接起来既可。UART 工作于模式 0，定时器 0 作 为波特率发生器，波特率 9600。 信号发生部分： 这部分使用 AT89C2051 最小系统完成。AT89C2051 通过 UART 接收到 AT89C51 发送 来的频率与波形转换的分档信息之后，经过计算后装载定时器高低位寄存器，然后允 许定时器中断，每次定时器溢出后对 P1.0 口取反，从而形成占空比为 50%的相应频率 的方波信号，定时时间为设定频率信号周期的一半。因为 AT89C2051 只有一个定时器， 所以定时器只能分时复用，即在通讯时作为波特率发生器，通讯结束之后作为信号发 生定时器。因 P1.0 为 AT89C2051 内部比较器输入端，为开漏输出，需加 10K 上拉电 阻，否则不能发出标准方波信号。其他三个 I/O 口线连接 CD4051 模拟开关，用来选 择相应档位。电路原理图如下： 图 5 信号发生电路原理图 波形转换部分: （1）方波三角波转换部分设计 12 此电路使用高输入阻抗高速运放 LF353 构建积分电路，LF353 转换速率达到 13V/US，可以保证高频部分转换速度。由于在不同频率下需要使用不同容量的反馈电 容才能保证波形与幅度的准确，故使用 CD4051 模拟开关切换不同的反馈电容。基本积 分电路原理不再赘述，实验证明波形与输出幅度均令人满意。 （2）三角波正弦波转换部分设计 我们使用两只高性能差分对管 LM394 构建差分放大电路作为三角波正弦波转换电 路，一只 LM394 作为差分放大级，一只 LM394 作为恒流源电路。三角波经过差分放大 并经过输出削波电容的波形转换，使三角波转换为圆滑正弦波。由于输出波形和幅度 大小与信号频率和输出削波电容的匹配有关，故此电容的接入也用 CD4051 分为八档， 这八档与积分电路的电容选择联动，构成双刀八掷模拟开关。实验证明，正弦波的波 形良好，但是在同一档位内幅度变化比较大，如果分为 16 个档位效果会更好。 图 6 波形转换电路原理图 电源部分： 图 7 电源部分电路图 13 外部电源输入接入全桥，可以使用交直流电源，使用直流电源时可以进行极性转 换，可以防止电源输入反接。电源稳压部分由三端稳压提供正负 12V 电源供给运算放 大器，7805 提供正 5V 电源供给单片机。单片机复位使用一般的阻容复位，实验证明 复位可靠。 3.4 数字信号发生器的软件实现 软件流程： 软件使用 C51 编制，开发环境为 KEIL7.0。2051 部分软件设计流程非常简单，不 再赘述，AT89C51 控制部分软件流程图如下： 开始开始 全显示全显示 0 显示该位数字并存显示该位数字并存 储在寄存其中储在寄存其中 发送数据发送数据 是否有键按下？是否有键按下？ 按下的是否为按下的是否为 发送键？发送键？ 是 否 否 是 图 8 AT89C51 控制部分软件流程图 设计程序： ORG 0013H LJMP EXINT ORG 1000H 14 EXINT:ORL P1, #0FH ;P1 口低 4 位为输出 JB P1.0,SERV1 ;选择锯齿波 JB P1.1,SERV2 ;选择三角波 JB P1.2,SERV3 ;选择矩形波 JB P1.3,SERV4 ;选择正弦波 RETI ;中断返回 SETV1: MOV A, #00H ;初始化 MOV R3, #0FEH MOV DPTR,#7FFFH ;取入口地址 MM: MOVX DPTR, A ;送转换 INC A LCALL LOOP2 ;决定波形坡度 DJNZ R3,MM ;判断转移 SJMP EXINT SERV2:MOV A,#00H ;初始化 MOV DPTR,#7FFFH ;取入口地址 SS1:MOVX DPTR,A ;送转换 LCALL LOOP2 ;决定波形坡度 SS2:INC A CJNE A ,#0FFH,SS1 ;判断波形是否达到峰值 SS3:DEC A ;波形开始下降 MOVX DPTR,A ;送转换 LCALL LOOP2 ;决定波形坡度 JNZ SS3 ;判断波形是否达到谷值 SJMP EXINT ;产生下一个周期 SERV3: MOV A, #00H ;初始化 MOV DPTR,#7FFFH ;取入口地址 MOVX DPTR,A ;送转换 LCALL LOOP1 ;调用子程序 15 MOV A, #0FFH MOVX DPTR,A ;送转换 LCALL LOOP2 ;调用子程序 SJMP EXINT ;产生下个周期波形 SERV4:MOV R5, #0FEH ;置偏移量 SIN: MOV A, R5 MOV DPTR, #500H ;从表格中取数 MOVC A,A+DPTR ;送入寄存器中 MOV DPTR,#7FFFH ;取入口地址 MOVX DPTR,A ;送转换 LCALL LOOP2 INC R5 ;偏移量加一 CJNE A, #0D9H,SIN SJMP EXINT 该参考程序是由图 1 外围设置的硬件所决定的,全部程序使用 2 个子程序，即使 LOOP1，LOOP2。LOOP1 延时 5ms，LOOP2 延时 2.5 ms，在矩形波中即做占空比调节，又 可控制其周期，LOOP2 用于 SERV1，SERV2，SERV4 均作调节频率（周期）之用 。LOOP1，LOOP2 延时子程序，均采用多循环延时子程序设定，因硬件使用 12MHz 晶振， 故不难得出延时时间。 3.5 测量结果与误差分析 测试仪器使用 60M 带宽数字示波器，方波信号的波形与幅度完全令人满意。三角 波的波形很好，满幅度输出接近正负 12V，频率改变以后波形良好，输出幅度有所变化， 在可接受范围之内。正弦波波形良好，由于分档比较少，出现在同一档位内输出幅度 随着频率升高而降低的问题，若通过减小电容的方法提高输出幅度，则低频率下波形 会因为输出幅度过大