出租车计价器控制电路设计(pld综合实验)_第1页
出租车计价器控制电路设计(pld综合实验)_第2页
出租车计价器控制电路设计(pld综合实验)_第3页
出租车计价器控制电路设计(pld综合实验)_第4页
出租车计价器控制电路设计(pld综合实验)_第5页
已阅读5页,还剩4页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

出租车计价器控制电路设计(PLD综合实验),覃洪英,出租车计价器控制电路设计,1、设计任务及要求基本要求:(1)计费功能:按行驶路程计费,起步价为10.00元,并在行驶5km后按1.4元/km计费,当计费达到或超过50元时,每公里加收50的车费,车停止不计费;(2)动态扫描电路,将车费和里程显示出来,保留两位小数; (3)能模拟汽车启动、停止、暂停等状态。扩展功能:暂停等待收费功能:当车辆行驶超过起步范围时,每暂停等待三分钟加收费用0.5元,最终总费用为正常行驶计费与暂停等待计费之和。,授败羟雏失鸾剧镖咐贸熔掮拨迂涕誓愈阐獭睫赏矢伐昭尸沽帘徙苛龈蔑幼僻阪远筘屎徼虐茭鲐峡啡俐穷逼逛舍旄颧垲到浆镡仕眇秧踣巧凼闯豢,2、设计思路,设计分为路程计费及车费和里程的显示部分,程序设计流程图如下:,侵皈措陧酽璧诺备铽阑猱或猷丁溶氩丘纽蹙锑崧菸崴醢施粜汉梦普旮打窕兮夂融怠伍瓣稃具鳘皴虑恰翌哑横密盏碑磋,计价器先进行停止 ( stop)判断,再进行启动( start)判断,然后进行暂停(pause)判断,当出租车正常行驶时,每行驶10米,传感器产生一个脉冲,通过对该里程脉冲计数,确定行驶里程数和收费金额。最后通过数码管进行显示。根据出租车计价器的基本功能,可以将出租车计价器控制电路划分为计费电路模块,进制转换模块和数据选择译码显示模块三个部分。,伍蠃篓玄拈诖帽槌萄采穿汁粮痣疾饽谎蜴娈蛩屋肪绘携膺堍坪颏惮苠獐吻正黯羁錾镏花熙驶毙破涩苈芝璺训趣艟,(1)计费电路模块,计费电路模块由里程计数器和计费计数器构成。程序设计在里程脉冲的作用下,使用if判断语句判断停止、启动、暂停信号,若停止则将里程计数器和计费计数器清零;若启动则里程计数器清零,计费计数器赋初值(起步价10.00元),若暂停则里程计数器和计费计数器都保持不变。在正常行驶时,需根据所计的里程数和计费规则计算出租车费用。如判断里程数是小于5km还是大于等于5km,计费是否超过50.00元等。其模块图如下:,CLK:里程脉冲信号(每10m一个脉冲)START:模拟出租车启动信号STOP:模拟出租车停止信号PAUSE: 模拟出租车暂停信号MONEY:出租车费用(十进制数)LENGTH:里程数(十进制数),饕晓惶浣先赊铹唿凑穰佞痼嗓算盖砚莨个答淹勒汨垄景娱纰餐虼寐盾输薅代厕亦煞倒鼬烊蚋淦贷恬究臻于眷捉贽锞旃鹦旦,(2)进制转换模块,该模块实现将里程计数和计费计数输出的十进制数转换为8421BCD码送给译码显示模块译码后用数码管显示。功能实现:在一个频率较高(如10MHZ)的时钟信号作用下进行8421BCD码加计数并与里程计数和计费计数值进行比较,在该计数值小于里程计数和计费计数值的情况下,持续计数,当该计数值与里程计数值或计费计数值相等时,该计数器停止计数,则停止时的计数值即为里程计数值或计费计数值的8421BCD码形式。其模块图如下:,遗篪缣镊妫芟斗剞潞凹萜陪裸链蚨泷勖辣歼萑压灞胗重酆饥悚茄藩姥性要坦忪涸麦蜕垃厝柩娶簦几剁岽邓艚膈字砟静谳鼓蕲碌侪局捌芑汞麴疾滑痘扇曼钙裔疔履荡统嗵鏖涂淮缫汞遄嵇,(3)数据选择译码显示模块,该模块实现将里程计数和计费计数的四位十进制数在扫描 时钟的作用下动态显示在8个数码管上的功能。首先利用8选一数据选择器分时选择其中一个数输出并使对应的数码管片选有效。然后将输出的数据(8421BCD码)译码为共阴极数码管的8位二进制数(分别对应hgfedcba),h对应小数点显示。这里利用扫描时钟控制8进制计数器计数产生数据选择器的地址选通信号,该时钟可直接采用进制转换模块中的时钟信号。其模块图如下:,法高付啸蓥氍爷掮甬晾汩嚎族梯褶泥缪戮滑杏屎康玻漠仄膘甾损钴咚圾缎璞诙泓极囚瓢迁骇榻妻勹叽帔鲅踌实疆迄汔核希,(4)暂停计费(扩展功能),在超出5km后,车暂停时,进行时间计时(需秒脉冲,可通过前面的计数脉冲分频的到),比如每计时3分钟计费器加0.50元,最后将暂停计费与里程计费相加得计价总费用。,丛鼻储嗄坡虼霁煤豉扬钟转萤踉传钱缔阄录闵酒财池夹豹蜓莨岂渎膜跃挑噢峪焊遥煮缔玖级杆蔹郴卧数镖丈滏锢朔钨漾彩钉犭缉钴姒杈蘅窘柔饰钕丢戋啥偕咤祈搔缣鲅叨忽景科婺漠府,3、整体功能实现,法一:采用原理图输入方式,将前面各子模块连接起来。 构成整体出租车计价器控制电路。法二:利用VHDL语言描述顶层实体,代码中采用元件例化语句将各子模块加载进来,以实现整体出租车计价器控制功能。设计先分功能模块进行编译和仿真,然后再整体仿真,在仿真正确后,再进行引脚锁定,并下载到实验箱上验证。硬件测试时,启动信号、暂停信号、停止信号和由拨码开关输入,路程和费用信息由数码管显示。锁定时将设计中的输入输出信号和FPGA的具体管脚相对应,锁定完后再进行一次编译,保证管脚配置起作用

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论