数字电路PPT课件

.,1,分立元件阶段,电子管时代（19051948）为现代技术采取了决定性步骤,主要大事记,1905年爱因斯坦阐述相对论Emc21906年亚历山德森研制成高频交流发电机德福雷斯特在弗菜明二极管上加栅极，制威第一只三极管1912年阿诺德和兰米尔研制出高真空电子管1917年坎贝尔研制成滤波器1922年弗里斯研制成第一台超外差无线电收音机1934年劳伦斯研制成回旋加速器1940年帕全森和洛弗尔研制成电子模拟计算机1947年肖克莱、巴丁和布拉顿发明晶体管；香农奠定信息论的基础,真空电子管,.,2,分立元件阶段,晶体管时代（19481959）宇宙空间的探索即将开始,主要大事记,1947年贝尔实验室的巴丁、布拉顿和肖克莱研制成第一个点接触型晶体管1948年贝尔实验室的香农发表信息论的论文英国采用EDSAG计算机，这是最早的一种存储程序数字计算机1949年诺伊曼提出自动传输机的概念1950年麻省理工学院的福雷斯特研制成磁心存储器1952年美国爆炸第一颗氢弹1954年贝尔实验室研制太阳能电池和单晶硅1957年苏联发射第一颗人造地球卫星1958年美国得克萨斯仪器公司和仙童公司宣布研制成第一个集成电路,.,3,集成电路阶段,自1958年第一块集成元件问世以来，集成电路已经跨越了小、中、大、超大、特大、巨大规模几个台阶，集成度平均每2年提高近3倍。随着集成度的提高，器件尺寸不断减小。,1985年，1兆位ULSI的集成度达到200万个元件，器件条宽仅为1微米；1992年，16兆位的芯片集成度达到了3200万个元件，条宽减到0.5微米，而后的64兆位芯片，其条宽仅为0.3微米。,.,4,集成电路阶段,集成电路制造技术的发展日新月异，当前比较有代表性的集成电路芯片主要包括以下几类，它们构成了现代数字系统的基石,可编程逻辑器件（PLD）,微控制芯片（MCU）,数字信号处理器（DSP）,大规模存储芯片（RAM/ROM）,.,5,IBM7090,电子计算机的发展,伴随着电子技术的发展而飞速发展起来的电子计算机所经历的四个阶段充分说明了电子技术发展的四个阶段的特性。第一代（19461957）电子管计算机第二代（19581963）晶体管计算机第三代（19641970）集成电路计算机第四代（1971）大规模集成电路计算机,世界上第一台电子计算机于1946年在美国研制成功，取名ENIAC。这台计算机使用了18800个电子管，占地170平方米，重达30吨，耗电140千瓦，价格40多万美元，是一个昂贵耗电的庞然大物。由于它采用了电子线路来执行算术运算、逻辑运算和存储信息，从而就大大提高了运算速度。ENIAC每秒可进行5000次加法和减法运算，把计算一条弹道的时间短为30秒。它最初被专门用于弹道运算，后来经过多次改进而成为能进行各种科学计算的通用电子计算机。从1946年2月交付使用，到1955年10月最后切断电源，ENIAC服役长达9年。,IBM360晶体管计算机,ENIAC,品牌电脑,.,6,IBM7090,ENIAC,电子计算机的发展,IBM360晶体管计算机,品牌电脑,第二代（19581963）晶体管计算机时代：它的基本电子元件是晶体管，内存储器大量使用磁性材料制成的磁芯存储器。与第一代电子管计算机相比，晶体管计算机体积小，耗电少，成本低，逻辑功能强，使用方便，可靠性高。（IBM7090）,第三代（19641970）集成电路计算机时代：它的基本元件是小规模集成电路和中规模集成电路，磁芯存储器进一步发展，并开始采用性能更好的半导体存储器，运算速度提高到每秒几十万次基本运算。由于采用了集成电路，第三代计算机各方面性能都有了极大提高：体积缩小，价格降低，功能增强，可靠性大大提高。（IBM360系列为代表）,第四代（1971）大规模集成电路计算机时代：它的基本元件是大规模集成电路，甚至超大规模集成电路，集成度很高的半导体存储器替代了磁芯存储器，运算速度可达每秒几百万次，甚至上亿次基本运算。具有体积小、功能强、可靠性高等特点。,.,7,EDA技术,电子设计技术的核心就是EDA技术。EDA是指以计算机为工作平台，融合应用电子技术、计算机技术、智能化技术最新成果而研制成的电子CAD通用软件包，主要能辅助进行三方面的设计工作，即IC设计、电子电路设计和PCB设计。,电子系统设计自动化(ESDA)阶段（90年代以后）：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（ASIC）实现，然后采用硬件描述语言（HDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。,EDA技术发展的三个阶段：,计算机辅助设计(CAD)阶段（70年代）：用计算机辅助进行IC版图编辑、PCB布局布线，取代了手工操作。,计算机辅助工程(CAE)阶段（80年代）：与CAD相比，CAE除了有纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计。CAE的主要功能是：原理图输入，逻辑仿真，电路分析，自动布局布线，PCB后分析。,ARM开发板,.,8,纳米电子技术,纳米电子学主要在纳米尺度空间内研究电子、原子和分子运动规律和特性，研究纳米尺度空间内的纳米膜、纳米线。纳米点和纳米点阵构成的基于量子特性的纳米电子器件的电子学功能、特性以及加工组装技术。其性能涉及放大、振荡、脉冲技术、运算处理和读写等基本问题。其新原理主要基于电子的波动性、电子的量子隧道效应、电子能级的不连续性、量子尺寸效应和统计涨落特性等。,从微电子技术到纳米电子器件将是电子器件发展的第二次变革，与从真空管到晶体管的第一次变革相比，它含有更深刻的理论意义和丰富的科技内容。在这次变革中，传统理论将不再适用，需要发展新的理论，并探索出相应的材料和技术。,.,9,数字电路回顾,一、数字电路应用技术二、数字电路与微机原理,.,10,一、数字电路应用技术,数字电路用于处理：,1、逻辑函数,2、二进制形式的编码,0、1信号,开关状态,高低电平,.,11,一、数字电路应用技术,一）器件层面,数字电路基础器件是门电路,门电路,分立器件,二极管:与门、或门,三极管：非门(开关状态，高低电平互相对应，直接描述数字信息),集成门电路,TTL,MOS,CMOS,.,12,二极管与门（D与门）,电路,原理,要分析输入的各种状态,电位表：,A、分立器件门电路,.,13,二极管与门(续),0低电位,1高电位,实现了与逻辑功能,实现了与逻辑功能,符号,与逻辑关系，即“有低出低；全高出高”，所以，它是一种与门。,.,14,2.二极管或门电路,电路,原理,电位表：,0低电位,1高电位,实现了或逻辑功能,实现了或逻辑功能,.,15,符号,国标惯用国外,或逻辑关系，即“有高出高；全低出低”，所以，它是一种或门。,.,16,3.三极管反相器,符号,电路,原理,电位表：,实现了非逻辑功能,集电结正偏，发射结反偏，为倒置状态；集电结正偏，发射结正偏，为饱和状态；集电结反偏，发射结反偏，为截止状态；集电结反偏，发射结正偏，为放大状态,.,17,4.三极管与门、或门,A,Vcc(5V),F=AB,B,A,Vcc(5V),F=A+B,B,.,18,74系列集成电路大致可分为6大类:.74(标准型);.74LS(低功耗肖特基);.74S(肖特基);.74ALS(先进低功耗肖特基);.74AS(先进肖特基);.74F(高速).近年来还出现了高速CMOS电路的74系列,该系列可分为3大类:.HC为COMS工作电平;.HCT为TTL工作电平,可与74LS系列互换使用;.HCU适用于无缓冲级的CMOS电路.,B集成电路均已系列化、芯片化小规模、中规模、大规模、超大规模,主要是74HC/LS/HCT/F系列芯片，LS是TTL电平,HC是COMS电平.,TTL电平,其低电平和高电平分别为0.8和2.4V,而CMOS在工作电压为5V时分别为0.3V和3.6V,.,19,电路结构,1、TTL反相器,是由T1、R1和D1组成输入级、由T2、R2和R3组成倒相级、由T4、T5、R4、D2组成推拉式输出级构成的。,TTL反相器的电路,设：VCC5V，VIH3.4VPN结的导通压降为VON0.7V,.,20,(1)输入级,当输入低电平时，uI=0.3V，发射结正向导通，uB1=1.0V当输入高电平时，uI=3.6V，发射结受后级电路的影响将反向截止。uB1由后级电路决定。,.,21,(2)中间级,反相器VT2实现非逻辑,.,22,(3)输出级（推拉式输出）,VT4为射极跟随器,5,4,4,5,.,23,当vIVIL0.3V时,T1导通,T2截止,D2导通,voVOHVCCIC2R22VON3.6V,输出为高电平,工作原理,.,24,当vIVIH3.4V时,T1倒置,T2导通,D2截止,voVOLVCE（sat）0.3V,输出为低电平,则输出和输入的逻辑关系为,.,25,特点：,T1处于“倒置”状态，其电流放大系数远远小于1,.推拉式输出结构,由T4和T5构成TTL反相器推拉式输出，在输出为高电平时，T4导通，T5截止；在输出为低电平时，T4截止，T5导通。,由于T4和T5总有一个导通，一个截止，这样就降低输出级的功耗，提高带负载能力。,.,26,采用推拉式输出级利于提高开关速度和负载能力,VT4组成射极输出器，优点是既能提高开关速度，又能提高负载能力。当输入高电平时，VT5饱和，uB4=uC2=0.3V+0.7V=1V，VT4和VD截止，VT5的集电极电流可以全部用来驱动负载。当输入低电平时，VT5截止，VT4导通(为射极输出器)，其输出电阻很小，带负载能力很强。可见，无论输入如何，VT4和VT5总是一管导通而另一管截止。这种推拉式工作方式，带负载能力很强。,.,27,当输出为高电平时，其输出阻抗低，具有很强的带负载能力，可提供5mA的输出电流,当输出为低电平时。其输出阻抗小于100,可灌入电流14mA，也有较强的驱动能力。,二极管D1是输入级的钳位二极管，作用：a.抑制负脉冲干扰；b.保护T1发射极，防止输入为负电压时，电流过大，它可允许最大电流为20mA。,.,28,TTL反相器的电压传输特性及参数,电压传输特性：输出电压uO与输入电压uI的关系曲线。,TTL反相器电路的电压传输特性,1）曲线分析,VT5截止，称关门,VT5饱和，称开门,.,29,2）结合电压传输特性介绍几个参数,.,30,(3)开门电平UON一般要求UON1.8V(4)关门电平UOFF一般要求UOFF0.8V,在保证输出为额定低电平的条件下，允许的最小输入高电平的数值，称为开门电平UON。,在保证输出为额定高电平的条件下，允许的最大输入低电平的数值，称为关门电平UOFF。,.,31,(5)阈值电压UTH电压传输特性曲线转折区中点所对应的uI值称为阈值电压UTH（又称门槛电平）。通常UTH1.4V。,(6)噪声容限（UNL和UNH）噪声容限也称抗干扰能力，它反映门电路在多大的干扰电压下仍能正常工作。UNL和UNH越大，电路的抗干扰能力越强。,.,32,.,33,低电平噪声容限（低电平正向干扰范围）UNL=UOFF-UILUIL为电路输入低电平的典型值（0.3V）若UOFF=0.8V，则有UNL=0.8-0.3=0.5(V),高电平噪声容限（高电平负向干扰范围）UNH=UIH-UONUIH为电路输入高电平的典型值（3V）若UON=1.8V，则有UNH=3-1.8=1.2(V),.,34,输入高电平噪声容限VNH和输入低电平噪声容限VNL的计算方法为,TTL反相器噪声容限的计算,.,35,TTL反相器的输入特性和输出特性,1）输入伏安特性,输入电压和输入电流之间的关系曲线。,图2-11TTL反相器的输入伏安特性（a）测试电路（b）输入伏安特性曲线,.,36,两个重要参数：,(1)输入短路电流IIS当uI=0V时，iI从输入端流出。iI=(VCCUBE1)/R1=(50.7)/41.1mA,(2)高电平输入电流IIH当输入为高电平时，VT1的发射结反偏，集电结正偏，处于倒置工作状态，倒置工作的三极管电流放大系数反很小(约在0.01以下)，所以iI=IIH=反iB2IIH很小，约为10A左右。,.,37,带负载能力门电路的负载能力通常用扇出系数N来表示。扇出系数是指其在正常工作情况下，所能驱动同类门的最大数目。扇出系数的计算需要考虑两种情况，一种是拉电流负载，即输出为高电平时的扇出数NH，另一种是灌电流负载，即输出为低电平时的扇出数NL。,.,38,扇出系数No的计算其中IOLmax为最大允许灌电流，IIL是一个负载门灌入本级的电流（1.4mA）。No越大，说明门的负载能力越强。一般产品规定要求No8。TTL门输出为高电位时，可带动的门的个数为：输出为高电位时的输出电流IOH与输入为高电位时的流入电流IIH之比,即NOH=IOH/IIHTTL门输出为低电位时，可带动的门的个数为：输出为低电位灌入电流IIL与输入为低电位时的流出电流IOL之比,即NOL=IOL/IILTTL带拉电流负载时的扇出系数可以进行估算，但由于IOHmax5mA，而IIH很小，故此时的扇出较大，一般可以不计算.,.,39,图2-12输入负载特性曲线（a）测试电路（b）输入负载特性曲线,TTL反相器的输入端对地接上电阻RI时，uI随RI的变化而变化的关系曲线。,2）输入负载特性,.,40,在一定范围内，uI随RI的增大而升高。但当输入电压uI达到1.4V以后，uB1=2.1V，RI增大，由于uB1不变，故uI=1.4V也不变。这时VT2和VT5饱和导通，输出为低电平。,5,.,41,RI不大不小时，工作在线性区或转折区。,RI较小时，关门，输出高电平；,RI较大时，开门，输出低电平；,ROFF,RON,.,42,(1)关门电阻ROFF在保证门电路输出为额定高电平的条件下，所允许RI的最大值称为关门电阻。典型的TTL门电路ROFF0.7k。,(2)开门电阻RON在保证门电路输出为额定低电平的条件下，所允许RI的最小值称为开门电阻。典型的TTL门电路RON2k。数字电路中要求输入负载电阻RIRON或RIROFF，否则输入信号将不在高低电平范围内。振荡电路则令ROFFRIRON使电路处于转折区。,.,43,3）输出特性,指输出电压与输出电流之间的关系曲线。,(1)输出高电平时的输出特性,负载电流iL不可过大，否则输出高电平会降低。,图2-13输出高电平时的输出特性（a）电路（b）特性曲线,拉电流负载,.,44,图2-14输出低电平时的输出特性（a）电路（b）特性曲线,(2)输出低电平时的输出特性,负载电流iL不可过大，否则输出低电平会升高。,一般灌电流在20mA以下时，电路可以正常工作。典型TTL门电路的灌电流负载为12.8mA。,灌电流负载,.,45,当反相器输出UOH时，拉电流IOH从反相器输出端流出到负载门。当负载门个数增加时，总的拉电流也会增加，这将引起输出高电平变低，但不得低于UOHmin当反相器输出UOL时，灌电流IOL将从负载门流入到反相器，当负载门个数增加时，总的灌电流也会增加，这将使反相器输出低电平变高，但不得高于UOLmax。,.,46,TTL反相器的其它参数,1）平均传输延迟时间tpd,平均传输延迟时间tpd表征了门电路的开关速度。,tpd=（tpLH+tpHL）/2,图2-15TTL反相器的平均延迟时间,.,47,信号通过一级门电路的延迟时间称为平均传输延迟时间，它是表示门电路工作速度的重要指标。,TTL反相器的动态波形,tPHL输出信号下降到Vm/2相对于输入信号上升到Vm/2之间的延迟时间,tPLH输出信号上升到Vm/2相对于输入信号下降到Vm/2之间的延迟时间,.,48,TTL与非门和或非门,1）与非门,.,49,工作原理：,故：,3,1.0,.,50,2）或非门,TTL或非门的电路，其输出为,TTL或非门的电路,.,51,三态TTL与非门（TSLThreeStateLogicGate）,三态TTL与非门又叫三态门，它是在普通与非门电路的基础上附加控制电路构成的。其特点是除了输出高、低电平两个状态外，还有第三种状态，即高阻状态。,其典型电路如图所示,它与普通与非门电路的主要差别是输入级多了一个使能端EN和一个二极管D。,1.电路结构,3）三态门,.,52,其逻辑符号及逻辑功能控制端为低电平有效,2.工作原理,（1）当EN0时，P1，D截止，与非门为正常工作状态，即,（2）当EN1时，P0，D导通，T4截止；而P0使得T1导通，T2、T5截止，与非门为高阻态，即YZ,.,53,三态门的用途,总线结构,数据的双向传输,TTL三态门除了电平转换，也可以构成数据的双向传输和总线结构，,.,54,场效应晶体管是利用电场效应来控制电流的一种半导体器件，即是电压控制元件。它的输出电流决定于输入电压的大小，基本上不需要信号源提供电流，所以它的输入电阻高，且温度稳定性好。,结型场效应管（只有耗尽型）,按结构不同场效应管有两种:,绝缘栅型场效应管,本节仅介绍绝缘栅型场效应管,按工作状态可分为：增强型和耗尽型两类每类又有N沟道和P沟道之分,2、场效应管,.,55,漏极D,栅极和其它电极及硅片之间是绝缘的，称绝缘栅型场效应管。,(1)N沟道增强型管的结构,栅极G,源极S,增强型绝缘栅场效应管,.,56,符号：,由于栅极是绝缘的，栅极电流几乎为零，输入电阻很高，最高可达1014。,由于金属栅极和半导体之间的绝缘层目前常用二氧化硅，故又称金属-氧化物-半导体场效应管，简称MOS场效应管。,.,57,(2)N沟道增强型管的工作原理,由结构图可见，N+型漏区和N+型源区之间被P型衬底隔开，漏极和源极之间是两个背靠背的PN结。,当栅源电压UGS=0时，不管漏极和源极之间所加电压的极性如何，其中总有一个PN结是反向偏置的，反向电阻很高，漏极电流近似为零。,.,58,当UGS0时，P型衬底中的电子受到电场力的吸引到达表层，填补空穴形成负离子的耗尽层；,N型导电沟道,在漏极电源的作用下将产生漏极电流ID，管子导通。,当UGSUGS（th）时，将出现N型导电沟道，将D-S连接起来。UGS愈高，导电沟道愈宽。,(2)N沟道增强型管的工作原理,.,59,N型导电沟道,当UGSUGS(th）后，场效应管才形成导电沟道，开始导通，若漏源之间加上一定的电压UDS，则有漏极电流ID产生。在一定的UDS下漏极电流ID的大小与栅源电压UGS有关。所以，场效应管是一种电压控制电流的器件。,在一定的漏源电压UDS下，使管子由不导通变为导通的临界栅源电压称为开启电压UGS(th）。,(2)N沟道增强型管的工作原理,.,60,(3)特性曲线,有导电沟道,转移特性曲线,无导电沟道,开启电压UGS(th）,UDS,UGS/,漏极特性曲线,恒流区,可变电阻区,截止区,.,61,N沟道结型场效应管,符号,导电沟道是N型的,.,62,(2)工作原理,.,63,*耗尽层的宽度改变主要在沟道区,.,64,.,65,3)在漏源极间加正向VDD，使vDS0,在栅源间加负电源VGG，观察vDS变化时耗尽层和漏极iD,.,66,.,67,.,68,=0,.,69,2.结型场效应管的伏安特性曲线,（1）输出特性曲线,当栅源之间的电压vGS不变时，漏极电流iD与漏源之间电压vDS的关系，即,.,70,.,71,（2）转移特性,.,72,.,73,CMOS反相器,漏极相连做输出端,柵极相连做输入端,电路,.,74,负载管并联,驱动管串联,CMOS与非门和或非门,与非门,.,75,电路,负载管串联,驱动管并联,CMOS或非门,.,76,CMOS传输门（TG门）CMOS传输门也是CMOS电路的基本单元，是一种传输信号的可控开关，它由一个P沟道和一个N沟道增强型MOS管并联而成。,1.电路,由两个对称的MOS管组成。传输模拟信号的模拟开关：VOVI,栅极（g）：控制端源极（S）：输入漏极（D）：输出,符号：,.,77,工作原理（续2）,VN管,VP管,结论：,C0时，传输门截止，内阻R109。,功能：C1时，传输门导通，内阻R1K。,.,78,CMOS双向模拟开关,由CMOS反相器和CMOS传输门组成,MOS管结构对称，漏极和源极可以互换,CMOS具有双向传输特性。,1,.,79,三态输出缓冲器,控制端为0时，T1,T2始终导通，中间的两个CMOS管构成反相器；控制端为1时，T1,T2始终截止，中间的两个CMOS管构成反相器在电源与地之间断开，不会形成回路，呈现高阻态；,工作原理：,输出有三种状态：高电平、低电平、高阻态带灌电负载能力强，输出端能吸收较大电流。多个三态门可以公用一条母线分时地传送信号。,特点：,.,80,TTL与CMOS电路的区别,1、载流子不同：TTL是双极型的（两种载流子都参与导电），CMOS是单极型的（只有多数载流子参与导电）,2、输入电阻不同：输入所需的电流大小不同，能耗不同，TTL输入电阻小，需要电流大，能耗大，COMS输入电阻高，需要电流极小，能耗小,3、切换速度不同：由于采用输入级和推拉式输出级，TTL快速性好。COMS管受电容效应影响，切换速度较慢,.,81,(1)MOS管在开关过程中无电荷存储，有利于缩短延迟时间；,(2)MOS管的导通电阻比TTL电路大的多，所以其内部电容和负载电容对传输延迟时间的影响非常显著。导通电阻受VDD影响，所以，VDD也影响传输延迟时间；,(3)CMOS门的输入电容比TTL电路大的多，因此负载个数越多，延迟时间越大；CMOS门的扇出系数就是受传输延迟时间和动态功耗等动态特性限制的。,.,82,CMOS门电路与TTL门电路的接口,CMOS和TTL电路之间连接时，为了达到匹配，必须满足两个条件：逻辑电平要匹配：驱动门输出的低电平要小于负载门的输入低电平的上限值，而驱动门输出的高电平要大于负载门输入的高电平的下限值；电流匹配：即驱动门必须为负载门提供足够的灌电流或者拉电流，驱动电流要大于所有负载门的电流之和。,TTL电平,其低电平和高电平分别为0.8和2.4V,而CMOS在工作电压为5V时分别为0.3V和3.6V,.,83,1）CMOS门电路驱动TTL门电路,电源电压相同，两者的电平参数就能满足要求。CMOS驱动TTL主要考虑驱动电流能力：1）将两个以上CMOS门并联使用，可提高驱动电流；2）在CMOS输出端增加一级CMOS同相输出缓冲器电路作为驱动门；3）由三极管构成的电流放大器作为接口电路。只要合理选取放大器的电路参数，就能使电流放大器的低电平输出电流IOLnIIL（TTL门）。,.,84,2）用TTL门电路驱动CMOS门电路,如果TTL和CMOS电路采用相同工作电源时，TTL门输出低电平的最大值约为0.5V而74HC系列CMOS门电路输入的低电平上限值约为1.5V，符合电平匹配原则。但当TTL输出高电平下限值仅为2.7V，而74HC系列CMOS器件输入高电平的最小值则需要3.5V，显然不符合电平匹配原则。需要考虑驱动问题！图中上拉电阻RP的值取决于负载器件的数目以及TTL和CMOS的电流参数，可以采用OC门上拉电阻的计算方法进行计算。,.,85,二）逻辑设计层面,在门电路的基础上，进行逻辑设计并得到相应的电路实现。一般分为：组合逻辑电路和时序逻辑电路如加法器（以此扩展出了四则运算器），,A）组合逻辑电路如加法器、编码器、译码器、数据选择器等,全加器,.,86,编码器,所谓编码就是赋予选定的一系列二进制代码以固定的含义。,n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。,如：二进制编码器,将一系列信号状态编制成二进制代码。,.,87,例：设计一个编码器，将8个输入信号编成二进制码,（1）分析：由23=8，可知八个输入，二进制编码需要三根输出线。,设八个输入端为I1I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。,设计编码器要首先分析要求，其次列出状态表（真值表），然后写出逻辑表达式并进行化简，最后画出逻辑图。,.,88,（2）真值表,（3）逻辑表达式及化简,.,89,I1,I2,I3,I4,I5,I6,I7,I8,F3,F2,F1,8-3编码器逻辑图,（4）逻辑图,.,90,译码器,译码是编码的逆过程，即将具有特定含义的一组代码“翻译”出它的原意叫译码。,如：二进制译码器,将n种输入的组合译成2n种电路状态。也叫n-2n线译码器。,译码器的输入：,一组二进制代码,译码器的输出：,一组高低电平信号,.,91,例：位二进制译码器（线线译码器）,（1）分析,（2）真值表,.,92,（3）表达式,（4）逻辑图,.,93,74LS138译码器：,译码输出,译码输入,译码使能,.,94,74LS138真值表,.,95,显示译码器,二-十进制编码,显示译码器,显示器件,在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。,显示器件,LED显示器,LCD显示器,.,96,（1）显示器件数字显示器件的种类很多，按发光物质的不同分为半导体（发光二极管）显示器、液晶显示器、荧光显示器和辉光显示器等；按组成数字的方式不同，又可分为分段式显示器、点阵式显示器和字型重叠式显示器等。,.,97,点阵式显示器主要用于大屏幕显示器，通常要有计算机控制其显示过程。目前使用较多的是分段式显示器，其显示方式是通过七段显示器完成09十个字符的显示过程。七段显示器主要有辉光数码管和发光二极管。半导体显示器使用最多，它有共阴极和共阳极两种接法。,.,98,半导体七段显示器,.,99,七段显示译码器的输入信号为8421BCD码，输出信号应该能够驱动半导体七段显示器相应段发光。对于共阴极七段显示器，待点亮的段应给予高电平驱动信号，对于共阳极七段显示器，待点亮的段应给予低电平驱动信号。48主要有TTL系列中的74LS48等。,.,100,图3.18七段显示译码器48的外引脚排列图,.,101,功能表,.,102,数据选择器,数据选择器又称多路选择器，有时需要将夺路数据中任一路信号挑选出来，完成这种功能的逻辑电路称为数据选择器。,.,103,在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，叫做数据选择器，也称为多路选择器,其作用相当于多路开关。常见的数据选择器有四选一、八选一、十六选一电路。,.,104,右下图是4选1数据选择器的符号，其中D0D3是数据输入端，也称为数据通道；A1、A0是地址输入端，或称选择输入端；Y是输出端；E是使能端，低电平有效