eda大作业.doc

班 级 021291学 号 02129057EDA实验报告 学 院 电子工程学院 专 业 电子信息工程 学生姓名 02129057 导师姓名 纠博 交通控制器一 设计目标设计一个十字路口交通控制系统，其东西，南北两个方向除了有红、黄、绿灯指示是否允许通行外，还设有时钟，以倒计时方式显示每一路允许通行的时间，绿灯，黄灯，红灯的持续时间分别是70、5和75秒。当东西或南北两路中任一道上出现特殊情况，例如有消防车，警车要去执行任务，此时交通控制系统应可由交警手动控制立即进入特殊运行状态，即两条道上的所有车辆皆停止通行，红灯全亮，时钟停止计时，且其数字在闪烁。当特殊运行状态结束后，管理系统恢复原来的状态，继续正常运行。二 设计思路与实施方案1.设计目标思路整理 在十字路口的两个方向上各设一组红、绿、黄灯，显示顺序为其中一方向（东西方向）是绿灯、黄灯、红灯；另一方向（南北方向）是红灯、绿灯、黄灯。 设置一组数码管，以倒计时的方式显示允许通行或禁止通行的时间，其中绿灯、黄灯、红灯的持续时间分别是70s、5s和75s。 当各条路上任意一条上出现特殊情况时，如当消防车、救护车或其他需要优先放行的车辆通过时，各方向上均是红灯亮，倒计时停止，且显示数字在闪烁。当特殊运行状态结束后，控制器恢复原来状态，继续正常运行。2.原理分析本系统主要由分频器，计数器，控制器，倒计时显示器等电路组成。分频器将晶振送来的50MHZ信号变为1HZ时钟信号；计数器实现总共150秒的计数，它也是交通控制系统的一个大循环；控制器控制系统的状态转移和红黄绿灯的信号输出；倒计时显示电路实现75秒，70秒及5秒的倒计时和显示功能。整个系统的工作时序受控制器控制，是系统的核心。基于此，做出交通控制系统的转移图如下：其中，s0：A方向绿灯亮，B方向红灯亮，此状态持续70秒； S1：A方向黄灯亮，B方向红灯亮，此状态持续5秒； S2：A方向红灯亮，B方向绿灯亮，此状态持续70秒； S3：A方向红灯亮，B方向黄灯亮，此状态持续5秒； S4：紧急制动状态，A方向红灯亮，B方向红灯亮，当hold=0时进入这种状态。当紧急制动信号无效时，状态按照s0s1s2s3s0循环；当紧急制动信号有效时，立即进入s4，两个方向红灯全亮，计数器停止计数。三 设计过程1.电路设计交通控制系统顶层原理图如下图示，它主要由50MHZ分频器模块，控制器，倒计时计数器模块，7段数码管组成。(1) 分频器的设计分频器外部接口如右图所示：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fp50m isport(clk : in std_logic;reset : in std_logic;clk_out: out std_logic);end entity fp50m;architecture behavior of fp50m issignal count : std_logic_vector(31 downto 0);signal Q:std_logic;beginprocess(reset,clk) beginif (reset = 0) thencount 0);- 复位计数器 elsif clkevent and clk=1 then count=count+1; if (count = 25000000) then Q= not Q;- 反置输出count 0);end if;end if;clk_out=Q;end process;end architecture behavior;由于50MHz过大，在这里就不展示分频时序图。(2) 控制器的设计 控制器control的逻辑符号如下图所示。其中，clk为时钟输入信号；hld为紧急制动信号；ared，agreen，ayellow为东西方向驱动红灯，绿灯及黄灯指示的输出信号；bred，bgreen，byellow分别为南北方向驱动红灯。绿灯及黄灯指示的输出信号。控制器按照上边的状态转移图所示控制系统的时序，即为个方向红，绿，黄灯的亮灭时间。control的VHDL描述文件control.vhd：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity control is port( clk,hold:in std_logic; ared,agreen,ayellow,bred,bgreen,byellow:out std_logic);end control;architecture behavior of control is type state_type is(s0,s1,s2,s3,s4); signal current_state,next_state:state_type; signal counter:std_logic_vector(6 downto 0); beginsynch:processbegin wait until clkevent and clk=1; if hold=0 then -当紧急制动信号有效时，计数器停止工作counter=counter; else -当紧急制动信号无效时，计数器进行周期为150s的计数 if counter149 then counter=counter+1; else counter0); end if; end if;end process;process -状态机的状态转移描述begin wait until clkevent and clk=1; current_state if hold=0 then next_state=s4; else if counter69 then next_state=s0; else next_state if hold=0 then next_state=s4; else if counter74 then next_state=s1; else next_state if hold=0 then next_state=s4; else if counter144 then next_state=s2; else next_state if hold=0 then next_state=s4; else if counter149 then next_state=s3; else next_state if hold=0 then next_state=s4; else if counter69 then next_state=s0; elsif counter74 then next_state=s1; elsif counter144 then next_state=s2; elsif counter149 then next_state ared=0; agreen=1; ayellow=0; bred=1; bgreen=0; byellow ared=0; agreen=0; ayellow=1; bred=1; bgreen=0; byellow ared=1; agreen=0; ayellow=0; bred=0; bgreen=1; byellow ared=1; agreen=0; ayellow=0; bred=0; bgreen=0; byellow ared=1; agreen=0; ayellow=0; bred=1; bgreen=0; byellow NULL;end case;end process;end behavior;control的时序图由图可以看出紧急制动有效，即hold=0时，两个方向都是红灯。而紧急制动无效时，为s1状态，一方为绿灯，另一方红灯。(3) 倒计时计数器upm75（x）的设计倒计时计数器upm75（x）的逻辑符号如下图所示。其中，clk，cr分别为时钟和清零端，en0en2分别表示倒计数75s，70s，5s使能端，ql3.0,qh3.0,oc分别为BCD码的个位，十位跟进位输出。VHDL描述upm75（x）.vhd如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity upm75 is -实体声明port( clk:in std_logic; en0,en1,en2:in std_logic; cr,hld:in std_logic; ql,qh:out std_logic_vector(3 downto 0); oc:out std_logic);end upm75;architecture behavior of upm75 is -结构体 signal coul,couh:std_logic_vector(3 downto 0);begin process(cr,clk,hld,en0,en1,en2) begin if cr=0 then -异步清零 coul=0000; couh=0000; elsif clkevent and clk=1 then if hld=1 then -紧急制动无效时，计数器正常计数 if en0=1 then -en0有效，倒计时75s if(coul=0 and couh=0) then -减法记到00后，重新指数75 coul=0101; couh=0111; elsif coul=0 then -否则，个位记到0时置为9，十位减1 coul=1001; couh=couh-1; else coul=coul-1; -否则，个位减1 end if; end if; if en1=1 then -en1有效，倒计时70s if(coul=0 and couh=0) then coul=0000; couh=0111; elsif coul=0 then coul=1001; couh=couh-1; else coul=coul-1; end if; end if; if en2=1 then -en2有效，倒计时5s if(coul=0 and couh=0) then coul=0101; couh=0000; elsif coul=0 then coul=1001; couh=couh-1; else coul=coul-1; end if; end if; else coul=coul; -紧急制动有效时，各位保持不变 couh=couh; end if; end if; end process; process(coul,couh) begin if(coul=0 and couh=0) then -减到00时，借位输出 oc=1; else oc=0; end if; end process; ql=coul; qh=couh;end behavior;倒计时的时序仿真图如下：1.75s倒计时由图可以看出紧急制动有效时，停止计时，一直持续在75s，满足要求。2.70s倒计时3.5s倒计时(4) 七段数码管的设计分频器外部接口如右图所示:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DECL7S IS PORT ( A : IN STD_LOGIC_VECTOR(3 DOWNTO 0); hold:IN STD_LOGIC; clk:IN STD_LOGIC; LED7S : OUT STD_LOGIC_VECTOR(6 downto 0);END;ARCHITECTURE one OF DECL7S ISBEGINPROCESS (A) BEGINif (hold = 0 and clk = 1)thenLED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S LED7S NULL;END CASE;END IF;END PROCESS;END;三 遇到的问题及解决方法1. 七段数码管显示的数字并不是1,2,3，将LED7S的输出取反后，得到了正确的结果；2. 倒计时开始设计的是从74s,69s,4s开始计时的，后改为75s,70s,5s；3. 紧急制动有效时，计时停止，但不闪烁，之后在DECL7S程序里加入了时钟，能够达到闪烁的效果。四 综合时序仿真结果及功能分析总体电