计算机组成原理第三章存贮系统2

第三章存贮系统,3.6Cache存储器,1、基本原理（1）功能：解决CPU和主存之间的速度不匹配问题一般采用高速的SRAM构成。CPU和主存之间的速度差别很大采用两级或多级Cache系统早期的一级Cache在CPU内，二级在主板上现在的CPU内带L1Cahe和L2Cahe全由硬件调度，对用户透明,3.6Cache存储器,3.6Cache存储器,（2）cache基本原理地址映射；替换策略；写一致性；性能评价。,3.6Cache存储器,cache基本原理小结：cache是介于CPU和主存M2之间的小容量存储器，但存取速度比主存快。主存容量配置几百MB的情况下，cache的典型值是几百KB。cache能高速地向CPU提供指令和数据，从而加快了程序的执行速度。从功能上看，它是主存的缓冲存储器，由高速的SRAM组成。为追求高速，包括管理在内的全部功能由硬件实现，因而对程序员是透明的。Cache的设计依据:CPU这次访问过的数据，下次有很大的可能也是访问附近的数据。,3.6Cache存储器,cache基本原理小结：CPU与Cache之间的数据传送是以字为单位主存与Cache之间的数据传送是以块为单位CPU读主存时，便把地址同时送给Cache和主存，Cache控制逻辑依据地址判断此字是否在Cache中，若在此字立即传送给CPU，否则，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。,3.6Cache存储器,（3）Cache的命中率从CPU来看，增加一个cache的目的，就是在性能上使主存的平均读出时间尽可能接近cache的读出时间。为了达到这个目的，在所有的存储器访问中由cache满足CPU需要的部分应占很高的比例，即cache的命中率应接近于1。由于程序访问的局部性，实现这个目标是可能的。,3.6Cache存储器,在一个程序执行期间，设Nc表示cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率，则有h=Nc/（Nc+Nm)若tc表示命中时的cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中率，则cache/主存系统的平均访问时间ta为：ta=h*tc+（1-h)tm,3.6Cache存储器,我们追求的目标是，以较小的硬件代价使cache/主存系统的平均访问时间ta越接近tc越好。设r=tm/tc表示主存慢于cache的倍率，e表示访问效率，则有e=tc/ta=tc/（h*tc+（1-h）*tm=1/（h+（1-h）*r=1/（r+（1-r)*h由表达式看出，为提高访问效率，命中率h越接近1越好，r值以510为宜，不宜太大。命中率h与程序的行为、cache的容量、组织方式、块的大小有关。,例CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。,命中率Cache/主存系统的平均访问时间访问效率Cache与内存的速度比,例6解：,h=Nc/（Nc+Nm）=1900/(1900+100)=0.95r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5)0.95)=83.3%ta=tc/e=50ns/0.833=60ns,3.6.2主存与Cache的地址映射,无论选择那种映射方式，都要把主存和cache划分为同样大小的“块”。选择哪种映射方式，要考虑：硬件是否容易实现地址变换的速度是否快主存空间的利用率是否高主存装入一块时，发生冲突的概率以下我们介绍三种映射方法,一、全相联的映射方式,映射方法（多对多）主存内容可以拷贝到任意行地址变换标记实际上构成了一个目录表。,一、全相联映射方式,设某机器主存为1MB，划分为2048个页，每页大小为512B；Cache容量为8KB，划分为16页，每页大小为512B。采用全相联映射方式，则主存地址格式为：11位9位,主存页号,页内地址,一、全相联的映射方式,1、将地址分为两部分（块号和字），在内存块写入Cache时，同时写入块号标记；2、CPU给出访问地址后，也将地址分为两部分（块号和字），比较电路块号与Cache表中的标记进行比较，相同表示命中，访问相应单元；如果没有命中访问内存，CPU直接访问内存，并将被访问内存的相对应块写入Cache。,一、全相联的映射方式,3、特点：优点：冲突概率小，Cache的利用高。缺点：比较器难实现，需要一个访问速度很快代价高的相联存储器4、应用场合：适用于小容量的Cache,二、直接映射方式,1、映射方法（一对多）如：i=jmodm主存第j块内容拷贝到Cache的i行一般I和m都是2N级例cache容量16字，主存容量256字，则地址2，18，34.242等都存放在cache的地址2内，如果第一次2在cache中，下次访问34内容，则不管cache其他位置的内容访问情况，都会引起2块内容的替换,二、直接映射方式,2、基本原理利用行号选择相应行；把行标记与CPU访问地址进行比较，相同表示命中，访问Cache；如果没有命中，访问内存，并将相应块写入Cache,二、直接映射方式,设某机器主存为1MB，划分为2048个页，每页大小为512B；Cache容量为8KB，划分为16页，每页大小为512B。采用直接联映射方式，则主存地址格式为：7位4位9位,主存组号,页内地址,Cache页号,二、直接映射方式,3、特点优点：比较电路少m倍线路，所以硬件实现简单，Cache地址为主存地址的低几位，不需变换。缺点：冲突概率高（抖动）4、应用场合适合大容量Cache,三、组相联映射方式,前两者的组合Cache分组，组间采用直接映射方式，组内采用全相联的映射方式Cache分组U，组内容量V映射方法（一对多）q=jmodu主存第j块内容拷贝到Cache的q组中的某行地址变换设主存地址x，看是不是在cache中，先y=xmodu，则在y组中一次查找,3、组相联映射方式,分析：比全相联容易实现，冲突低v=1，则为直接相联映射方式u=1，则为全相联映射方式v的取值一般比较小，一般是2的幂，称之为v路组相联cache.,3、组相联映射方式,设某机器主存为1MB，划分为2048个页，每页大小为512B；Cache容量为8KB，划分为16页，每页大小为512B。采用2路组相联映射方式，则主存地址格式为：8位3位9位,主存组号,页内地址,Cache组号,例题6,假设主存容量为512KB，Cache容量为4KB，每个字块为16个字,每个字32位。（1）Cache地址有多少位？可容纳多少块？（2）主存地址有多少位？可容纳多少块？（3）在直接映射方式下，主存的第几块映射到Cache的第5块（设起始字块为第1块）？（4）画出直接映射方式下主存地址字段中各段的位数。,解（1）因为Cache容量为4KB，所以Cache地址为12位，可容纳的块数为4KB/16*4=64块.（2）因为主存容量为512KB，所以主存地址为19位，可容纳的块数为512KB/16*4=8K块.（3）在直接映射方式下，主存的第5，64+5，2*64+5，映射到Cache的第5块中.（4）字块内地址为6位(16*4=26)Cache字块地址为6位(因为有64个块)主存字块标记为7位(19-6-6=7),例题7,设某机主存容量为16MB，Cache容量为KB，每个字块为个字,每个字32位。设计一个四路组相联映射的Cache组织。(1)主存地址字段中各段的位数。(2)设Cache初态为空，CPU依次从主存第0，1，2，99号单元读出100个字（主存一次读出一个字），并重复此次序读10次，问命中率是多少？(3)若Cache的速度是主存速度的5倍，试问有Cache和无Cache相比，速度提高了多少倍？(4)系统的效率为多少？,解：(1)字块内地址为5位(8*4=25)Cache字块组地址为6位(因为有8K/8*4*4=64个组)主存字块标记为13位(24-6-5=13)(2)由于每个字块中有8个字，而且初态为空，因此CPU读第0号单元时，未命中，必须访问主存，同时将该字所在的主存块调入Cache第0组中的任一块内，接着CPU在连续读100个字中，共有13次未命中（100/8=13）,而后9次循环读100个字全部命中，命中率为（100*10-13）/100*10=0.987,(3)依题意，设主存周期为5t，Cache周期为t，没有Cache时的访问时间为5t*1000，有Cache时的访问时间为t*（1000-13）+5t*13，则速度提高的倍数为5t*1000/t*（1000-13）+5t*13-1=3.75(4)系统的效率为t/0.987*t+(1-0.987)*5t=95%,例8,例：设主存的容量为1KB，Cache的容量为128B，每块的大小为8B。1.直接映射、全相联映射、组相联映射（2组并联）的主存地址格式可分成哪几个部分、各占多少位？2.如果一个主存的地址为0010010011，试说明在上述三种映射方式下，该地址页在Cache中应处的位置，并说明CPU访问该地址的过程。,例5,解：3431.直接映射主存组号Cache行号块内地址732.全相联映射主存块号块内地址4333.组相联映射主存组号Cache组号块内地址因为主存共分为1KB/8B=128个块，Cache共分为128B/8B=16个行主存共分为128/16=8个组,2.直接映射主存Cache0#块0#行0#组1#块1#行15#块15#行16#块3位的标记位1#组31#块00100100111#组2#行3#块内112#块地址7#组127#块,组相联映射主存Cache0#块0#行0#组0#组1#块1#行2#行1#组7#块3#行8#块1#组7#组15#块15#行4位的标记位120#块15#组0010010011127#块2#主存组2#cache组3#块内,例5,全相联映射此时该地址块可存放在Cache中的任何一行。,3.6.3替换策略,cache工作原理要求它尽量保存最新数据，必然要产生替换。对直接映射的cache来说，只要把此特定位置上的原主存块换出cache即可。对全相联和组相联cache来说，就要从允许存放新主存块的若干特定行中选取一行换出。,3.6.3替换策略,3.6.3替换策略,最不经常使用(LFU)算法LFU算法将一段时间内被访问次数最少的那行数据换出。每行设置一个计数器。从0开始计数，每访问一次，被访行的计数器增1。当需要替换时，将计数值最小的行换出，同时将这些行的计数器都清零。这种算法将计数周期限定在对这些特定行两次替换之间的间隔时间内，不能严格反映近期访问情况。,3.6.3替换策略,近期最少使用(LRU)算法LRU算法将近期内长久未被访问过的行换出。每行也设置一个计数器，cache每命中一次，命中行计数器清零，其它各行计数器增1。当需要替换时，将计数值最大的行换出。这种算法保护了刚拷贝到cache中的新数据行，有较高的命中率。,3.6.3替换策略,随机替换随机替换策略从特定的行位置中随机地选取一行换出。在硬件上容易实现，且速度也比前两种策略快。缺点是降低了命中率和cache工作效率。,3.6.3替换策略,例子：设cache有1、2、3、4共4个块，a、b、c、d等为主存中的块,访问顺序一次如下：a、b、c、d、b、b、c、c、d、d、a,下次若要再访问e块。问，采用LFU和LRU算法替换结果是不是相同？,3.6.4cache的写操作策略,CPU对cache的写入更改了cache的内容。可选用写操作策略使cache内容和主存内容保持一致。,3.6.4cache的写操作策略,写回法当CPU写cache命中时，只修改cache的内容，而不立即写入主存；只有当此行被换出时才写回主存。实现这种方法时，每个cache行必须配置一个修改位，以反映此行是否被CPU修改过。,3.6.4cache的写操作策略,写回法当CPU写cache不未命中时，为了包含欲写字的主存块在cache分配一行，将此块整个拷贝到cache后对其进行修改。主存的写修改操作统一地留到换出时再进行。这种方法减少了访问主存的次数,因为对Cache的多次修改，只需要一次回写到主存。但是存在不一致性的隐患。,3.6.4cache的写操作策略,全写法当写cache命中时，cache与主存同时发生写修改，因而较好地维护了cache与主存的内容的一致性。当写cache未命中时，只能直接向主存进行写入。优点是cache中每行无需设置一个修改位以及相应的判断逻辑。缺点是cache对cpu向主存的写操作无高速缓冲功能，降低了cache的功效。,3.6.4cache的写操作策略,写一次法基于写回法并结合全写法的写策略,写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存。这便于维护系统全部cache的一致性。该策略主要用于处理器的片内cache,3.6.4cache的写操作策略,MESI协议一致性要求:如cache中某个字被修改，那么在主存中，该字的副本立即或最后加以修改,并确保其它引用主存上该字的正确性.(1)目录协议:它由位于主存的目录来保存有关各个局部cache的全局性状态信息,并由一个集中式的主存/cache控制器来维护cache一致性.,3.6.4cache的写操作策略,(2)监听协议:将维护一致性的责任分散到各个cache控制器。它必须识别出它的cache中哪些块是与其它cache共享的.当修改一个共享块时，必须在系统中广播有关信息。监听协议又分为写修改协议和写无效协议。MESI协议是采用写无效监听协议.,3.6.4cache的写操作策略,每个cache行有两个状态位,用于描述该行当前处于M、E、S、I中的哪种状态,从而决定它的读/写操作行为。这四种状态的定义是:修改态(M):此cache行以被修改过，内容不同于主存并且为此cache专有；专有态(E):此cache行内容同于主存，但不出现在其它cache中；共享态(S):此cache行内容同于主存，但也出现在其它cache中；无效态(I):此cache行内容无效(空行)。,3.6.5PentiumPC的Cache,1、主要包括四个部分：取指/译码单元：顺序从L2cache中取程序指令，将它们译成一系列的微指令，并存入L1指令cache中。乱序执行逻辑：依据数据相关性和资源可用性，调度微指令的执行，因而微指令可按不同于所取机器指令流的顺序被调度执行。执行单元：它执行微指令，从L1数据cache中取所需数据，并在寄存器组中暂存运算结果。存储器子系统：这部分包括L2cache、L3cache和系统总线。当L1、L2cache未命中时，使用系统总线访问主存。系统总线还用于访问I/O资源。不同于所有先前Pentium模式和大多数处理器所采用的结构，Pentium4的指令cache位于指令译码逻辑和执行部件之间。其设计理念是：Pentium4将机器指令译成由微指令组成的简单RISC类指令，而使用简单定长的微指令可允许采用超标量流水线和调度技术，从而增强机器的性能。,3.6.5PentiumPC的Cache,基本原理见下图,3.6.5PentiumPC的Cache,2级cache结构L2内容是主存的子集L1内容是L2的子集L1分成8K的指令cache和8K的数据cache指令cache是单端口256位，只读数据cache是双端口（每个32位），读写，采用2路组相联结构128组*2行/组*32字节/行=8KB字节,3.6.5PentiumPC的Cache,存储器读写总线周期256为淬发式传送64位传送数据一致性的保持L1采用写一次法L2采用写回法,返回,3.7虚拟存储器,3.7.1虚拟存储器的基本概念虚拟存储器只是一个容量非常大的存储器的逻辑模型，不是任何实际的物理存储器。它借助于磁盘等辅助存储器来扩大主存容量，使之为更大或更多的程序所使用。它指的是主存-外存层次。以透明的方式给用户提供了一个比实际主存空间大得多的程序地址空间。,3.7虚拟存储器,注意：物理地址由CPU地址引脚送出，用于访问主存的地址。虚拟地址由编译程序生成的，是程序的逻辑地址，其地址空间的大小受到辅助存储器容量的限制。主存-外存层次和cache-主存层次用的地址变换映射方法和替换策略是相同的，都基于程序局部性原理。它们遵循的原则是：,3.7虚拟存储器,把程序中最近常用的部分驻留在高速的存储器中。一旦这部分变得不常用了，把它们送回到低速的存储器中。这种换入换出是由硬件或操作系统完成的，对用户是透明的。力图使存储系统的性能接近高速存储器，价格接近低速存储器。两种存储系统的主要区别在于：在虚拟存储器中未命中的性能损失要远大于cache系统中未命中的损失。,3.7虚拟存储器,2.主存-外存层次的基本信息传送单位主存-外存层次的基本信息传送单位可采用几种不同的方案：段、页或段页。段是按照程序的逻辑结构划分成的多个相对独立部分，作为独立的逻辑单位。优点是段的逻辑独立性使它易于编译、管理、修改和保护,也便于多道程序共享；某些类型的段具有动态可变长度,允许自由调度以便有效利用主存空间。缺点是因为段的长度各不相同，起点和终点不定，给主存空间分配带来麻烦，而且容易在段间留下许多空余的零碎存储空间，造成浪费。,3.7虚拟存储器,页是主存物理空间中划分出来的等长的固定区域。优点是页面的起点和终点地址是固定的,方便造页表,新页调入主存也很容易掌握，比段式空间浪费小。缺点是处理、保护和共享都不及段式来得方便。,3.7虚拟存储器,段页式管理采用分段和分页结合的方法。程序按模块分段，段内再分页，进入主存以页为基本信息传送单位，用段表和页表进行两级定位管理。,3.7虚拟存储器,3.7.2页式虚拟存储器页式虚拟存储系统中，虚拟空间分成页，称为逻辑页；主存空间也分成同样大小的页，称为物理页。虚存地址分为两个字段：高字段为逻辑页号，低字段为页内行地址。实存地址也分两个字段：高字段为物理页号，低字段为页内行地址。,3.7虚拟存储器,页表中每一个虚存逻辑页号有一个表目，表目内容包含该逻辑页所在的主存页面地址(物理页号),用它作为实存地址的高字段，与虚存地址的页内行地址字段相拼接，产生完整的实主存地址，据此来访问主存。页式管理的地址变换演示.组成原理-白中英网络版Chap03images3.43.swf,3.7页式虚拟存储器的地址映射过程,3.7虚拟存储器,为了避免页表已保存或已调入主存储器时对主存访问次数的增多,把页表的最活跃部分存放在高速存储器中组成快表。快表与慢表实现内部地址变换的方式演示快表由硬件组成，比页表小得多，查表时，由逻辑页号同时去查快表和慢表，当在快表中有此逻辑页号时，就能很快地找到对应的物理页号送入实主存地址寄存器，从而做到虽采用虚拟存储器但访主存速度几乎没有下降。.组成原理-白中英网络版Chap03images3.44.swf,9.4虚拟存储器,TLB的地址映射过程见图,3.7虚拟存储器,3.7.3段式虚拟存储器在段式虚拟存储系统中，段是按照程序的逻辑结构划分的，各个段的长度因程序而异。虚拟地址由段号和段内地址组成,为了把虚拟地址变换成实主存地址，需要一个段表。段表也是一个段，可以存在外存中，但一般是驻留在主存中虚存地址向实存地址的变换过程演示.组成原理-白中英网络版Chap03images3.45.swf,9.4虚拟存储器,2、段式虚地址向实存地址的变换过程见图,3.7虚拟存储器,3.7.4段页式虚拟存储器段页式虚拟存储器是段式虚拟存储器和页式虚拟存储器的结合。它把程序按逻辑单位分段以后，再把每段分成固定大小的页。程序对主存的调入调出是按页面进行的，但它又可以按段实现共享和保护，兼备页式和段式的优点。缺点是在映象过程中需要多次查表。,3.7虚拟存储器,在段页式虚拟存储系统中，每道程序是通过一个段表和一组页表来进行定位的。段表中的每个表目对应一个段，每个表目有一个指向该段的页表起始地址及该段的控制保护信息。由页表指明该段各页在主存中的位置以及是否已装入、已修改等状态信息。如果有多个用户在机器上运行，多道程序的每一道需要一个基号,由它指明该道程序的段表起始地址。虚拟地址格式如下：,基号,段号,页号,页内地址,3.6虚拟存储器,【例6】假设有三道程序(用户标志号为A，B，C)，其基址寄存器内容分别为SA，SB，SC，逻辑地址到物理地址的变换过程见演示。在主存中，每道程序都有一张段表，A程序有4段，C程序有3段。每段应有一张页表，段表的每行就表示相应页表的起始位置，而页表内的每行即为相应的物理页号。请说明虚实地址变换过程。.组成原理-白中英网络版Chap03images3.46.swf,3.7虚拟存储器,【解】地址变换过程如下：根据基号C执行SC加1（段号）操作，得到段表相应行地址，其内容为页表的起始地址。执行b+2（页号），得到物理页号的地址，其内容即为物理页10。物理页号与页内地址拼接即得物理地址。如计算机只有一个基址寄存器，基号可不要，多道程序切换时，操作系统修改基址寄存器内容。可以看出，段页式虚拟存储系统由虚拟地址向主存地址的变换至少需要查两次表。,3.7虚拟存储器,3.6.5替换算法虚拟存储器中的页面替换策略和cache中的行替换策略有很多相似之处，但有三点显著不同：(1)缺页至少要涉及前一次磁盘存取，读取所缺的页，缺页使系统蒙受的损失要比cache未命中大得多。(2)页面替换是由操作系统软件实现的。(3)页面替换的选择余地很大，属于一个进程的页面都可替换。,3.7虚拟存储器,虚拟存储器中的替换策略一般采用LRU算法、LFU算法FIFO算法，或将两种算法结合起来使用。对于将被替换出去的页面，假如该页调入主存后没有被修改,就不必进行处理，否则就把该页重新写入外存，以保证外存中数据的正确性。为此,在页表的每一行应设置一修改位。,例7,【例7】假设主存只有a,b,c三个页框，组成a进c出的FIFO队列，进程访问页面的序列是0，1，2，4，2，3，0，2，1，3，2号。若采用FIFO算法，FIFO算法+LRU算法，用列表法分别求两种替换策略情况下的命中率。,例8,例8：下表表示用快表（页表）的虚实地址转换条件，快表放在相联存贮器中，其容量为8个存贮单元，问：当CPU按虚地址1、虚地址2、虚地址3去访问主存时主存的实地址码是多少？虚地址页号页内地址11503242701283480516,例8,该页在主存中的页号起始地址3242000253800079600066000044000015800005500003470000,例8,解：（1）80000+0324=80324（2）96000+0128=96128,(3）此时快表中没有48号的页号，因此应在页表中查找48号页，同时将48号页及该页在主存中的起始地址写入快表；如果页表中也没有48号页，则应该从外存中调入48号页到主存，然后将48号页及该页在主存中的起始地址写入快表。,3.6虚拟存储器,3.6.6虚拟存储器实例奔腾PC的虚地址模式奔腾PC的存储管理部件MMU包括分段部件SU和分页部件PU两部份，可允许SU，PU单独工作或同时工作。,3.6虚拟存储器,分段不分页模式：虚拟地址由一个16位的段参照和一个32位的偏移组成。分段部件SU将二维的分段虚拟地址转换成一维的32位线性地址。优点是无需访问页目录和页表，地址转换速度快。对段提供的一些保护定义可以一直贯通到段的单个字节级。,3.6虚拟存储器,分段分页模式：在分段基础上增加分页存储管理的模式。即将SU部件转换后的32位线性地址看成由页目录、页表、页内偏移三个字段组成，再由PU部件完成两级页表的查找，将其转换成32位物理地址。兼顾了分段和分页两种方式的优点。,3.6虚拟存储器,不分段分页模式：这种模式下SU不工作，只是分页部件PU工作。程序也不提供段参照，寄存器提供的32位地址被看成是由页目录、页表、页内偏移三个字段组成。由PU完成虚拟地址到物理地址的转换。这种模式减少了虚拟空间，但能提供保护机制，比分段模式具有更大的灵活性。,3.6虚拟存储器,2.保护模式的分页地址转换奔腾机4MB分页方式地址转换演示页面(页框)大小为4MB的分页方式使用单级页表，只进行一次主存访问，地址转换过程加快了。在此方式下，32位线性地址分为高10位的页面和低22位的页内偏移两个字段。页表项的I位指示页面大小，P位为出现位,A位为访问过位,D位为修改过位.RW位用于读/写控制，US位用于用户/监督控制，PCD位用于页cache禁止的控制，PWT位用于页全写法的控制。.组成原理-白中英网络版Chap03images3.47.swf,3.7存储保护,3.7.1存储区域保护当多个用户共享主存时，应防止由于一个用户程序出错而破坏其他用户的程序和系统软件,以及一个用户程序不合法地访问不是分配给它的主存区域。在虚拟存储系统中，通常采用页表保护、段表保护和键式保护方法。,3.7存储保护,1.页表保护和段表保护每个程序的段表和页表本身都有自己的保护功能。每个程序的虚页号是固定的，经过虚地址向实地址变换后的实存页号也就固定了。那么不论虚地址如何出错，也只能影响到相对的几个主存页面。不会侵犯其他程序空间。段表和页表的保护功能相同，但段表中除包括段表起点外，还包括段长。段表保护方式演示.组成原理-白中英网络版Chap03images3.48.swf,3.7存储保护,2.键保护方式这种方法是为主存的每一页配一个键，称为存储键，每个用户的实存页面的键都相同。为了打开这个锁,必须有钥匙，称为访问键。访问键赋予每道程序，并保存在该道程序的状态寄存器中。当数据要写入主存的某一页时，访问键要与存储键相比较。若两键相符，则允许访问该页，否则拒绝访问。键保护方式演示.组成原理-白中英网络版Chap03images3.49.swf,3.7存储保护,3.环保护方式环保护方式可以做到对正在执行的程序本身的核心部分或关键部分进行保护。它是按系统程序和用户程序的重要性及对整个系统的正常运行的影响程度进行分层，每一层叫做一个环。在现行程序运行前由操作系统定好程序各页的环号，并置入页表中。然后把该道程序的开始环号送入CPU的现行环号寄存器。程序可以访问任何外层空间；访问内层空间则需由操作系统的环控例行程序判断这个向内访问是否合法。环保护方式演示.组成原理-白中英网络版Chap03images3.50.swf,3.7存储保护,3.7.2访问方式保护对主存信息的使用可以有三种方式:读(R)、写(W)和执行(E),相应的访问方式保护就有R，W，E三种方式形成的逻辑组合.这些访问方式保护通常作为程序状态寄存器的保护位，并且