第5章组合逻辑电路要点.ppt

第五章组合逻辑电路,第一节组合电路的分析和设计,第二节组合逻辑电路中的竞争与冒险,第四节组合逻辑电路模块及其应用,小结,相关知识回顾：,逻辑运算,逻辑门,与或非异或同或,非门与门或门与非门或非门异或门同或门,本章任务：,1.组合逻辑电路的分析与设计2.常用组合逻辑模块的使用,由逻辑门组成,第五章组合逻辑电路,(2)学习常用中规模集成模块,(3)了解电路中的竞争和冒险现象,本章重点,(1)掌握分析和设计组合电路的基本方法,加法器比较器译码器编码器选择器分配器,本章基本内容,(1)电路分析与设计经典的方法(2)常用组合逻辑模块的灵活应用,组合电路的分析,组合电路的设计,第一节组合电路的分析和设计,组合电路,一、组合电路,输入：,逻辑关系：Fi=fi(X1、X2、Xn)i=(1、2、m),特点：,电路由逻辑门构成；,不含记忆元件；,输出无反馈到输入的回路；,输出与电路原来状态无关。,输出：,X1、X2、Xn,F1、F2、Fm,二、组合电路的分析,分析已知逻辑电路功能,步骤：,输出函数表达式,描述电路功能,已知组合电路,简化函数,真值表,因此该电路为少数服从多数电路，称表决电路。,解：（1）由电路图得逻辑表达式,（2）由逻辑表达式得真值表,（3）功能分析：,多数输入变量为1，输出F为1；,多数输入变量为0，输出F为0。,解：（1）由电路图得表达式,（2）列出真值表,（2）列出真值表,（1）由电路图得表达式,本电路是自然二进制码至格雷码的转换电路。,（3）分析功能,注意：利用此式时对码位序号大于（n-1）的位应按0处理，如本例码位的最大序号i=3，故B4应为0，才能得到正确的结果。,推广到一般，将n位自然二进制码转换成n位格雷码：Gi=BiBi+1（i=0、1、2、n-1）,自然二进制码至格雷码的转换,三、组合电路的设计,步骤：,根据要求设计出实际逻辑电路,形式变换,根据设计所用芯片要求,选择所需门电路,根据设计要求,确定输入、输出、列出真值表,写出表达式并简化,画逻辑电路图,例3：半加器的设计,（1）半加器真值表,（2）输出函数,（3）逻辑图,（4）逻辑符号,半加器逻辑符号,由表达式知，若无特别要求，用一个异或门和一个与门即可实现半加器电路。电路图为：,分析：半加器是将两个一位二进制数相加求和及向高位进位的电路。因此，有两个输入（加数与被加数）及两个输出（和与进位）。,设被加数和加数分别为A和B，和与进位分别为S、C，真值表为：,全加器是实现,例4：全加器的设计。,学生自己完成逻辑电路,全加器逻辑符号,一位二进制数,一位二进制数,低位来的进位,和高位进位,第二节组合电路中的竞争与冒险,一、冒险与竞争,竞争：,冒险：,在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后。,由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。,二、竞争与冒险的判断,代数法：,或的形式时，A变量的变化可能引起险象。,卡诺图法：,如函数卡诺图上为简化作的圈相切，且相切处又无其他圈包含，则可能有险象。,如图所示电路的卡诺图两圈相切，故有险象。,三、冒险现象的消除,1.增加冗余项,如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就能消除冒险。,增加冗余项可以解决每次只有单个输入信号发生变化时电路的冒险问题，却不能解决多个输入信号同时发生变化时的冒险现象，适用范围有限。,三、冒险现象的消除,.增加选通信号,在可能产生冒险的门电路的输入端增加一个选通脉冲。当输入信号变换完成，进入稳态后，才启动选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。,1.增加冗余项,增加选通信号的方法比较简单，一般无需增加电路元件，但选通信号必须与输入信号维持严格的时间关系，因此选通信号的产生并不容易。,.输出接滤波电容,1.增加冗余项,.增加选通信号,由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在可能产生冒险的门电路输出端并接一个滤波电容（一般为420pF），使输出波形上升沿和下降沿都变得比较缓慢，从而起到消除冒险现象的作用。,三、冒险现象的消除,输出端接滤波电容方便易行，但会使输出电压波形变坏，仅适合对信号波形要求不高的场合。,第四节组合逻辑电路模块及其应用,编码器,译码器,数据选择器,数值比较器,加法器,一、编码器,优先编码,功能：输入m位代码；输出n位二进制代码（m2n）。,优先编码器允许几个输入端同时加上信号，电路只对其中优先级别最高的信号进行编码。,逻辑功能：任何一个输入端接低电平时，三个输出端有一组对应的二进制代码输出。,（一）二进制编码器,将输入信号编成二进制代码的电路,任何时刻只允许一个输入端有信号输入。,8线3线优先编码器74148,二十进制编码器,二、译码器,（一）变量译码器,二进制译码器输入输出满足：m=2n,如：2线-4线译码器集成译码器741388421BCD译码器,译码输入：n位二进制代码,译码输出m位：,一位为1，其余为0,或一位为0，其余为1,2线4线译码器,译码输入，二进制编码07依次对应8个输出。,3线-8线译码器(74LS138),八个输出端，低电平有效。译码状态下，相应输出端为；禁止译码状态下，输出均为。,S1、,A0A2,A0A1A2,使能端的两个作用：,（1）消除译码器输出尖峰干扰,EN端正电平的出现在A0A2稳定之后；,EN端正电平的撤除在A0A2再次改变之前。,（2）逻辑功能扩展,例：用3线-8译码器构成4线-16译码器。,避免A0A2在变化过程中引起输出端产生瞬时负脉冲。,（二）数字显示译码器,1.七段数码管,2.七段显示译码器,：高电平亮,：低电平亮,每一段由一个发光二极管组成。,输入：二十进制代码,输出：译码结果，可驱动相应的七段数码管显示正确的数字。,显示译码器动画,在数字系统中常见的数码显示器通常有：,1.发光二极管数码管(LED数码管),2.液晶显示数码管(LCD数码管),常用的显示器件工作原理,发光二极管数码管(LED数码管),1.发光二极管数码管是用发光二极管构成显示数码的笔划来显示数字,2.由于发二极管会发光，故LED数码管适用于各种场合。,(light-emittingdiode),1.液晶显示数码管是利用液晶材料在交变电压的作用下晶体材料会吸收光线，而没有交变电场作用下的笔划不会吸收吸光，这样就可以来显示数码，,2.但由于液晶材料须有光时才能使用，故不能用于无外界光的场合（现在便携式电脑的液晶显示器是用背光灯的作用下可以在夜间使用），但液晶显示器有一个最大的优点就是耗电相当节省，所以广泛使用于小型计算器等小型设备的数码显示。,液晶显示数码管(LCD数码管),常用的显示器件工作原理,(LiquidCrystalDisplay),下图是LED(light-emittingdiode)数码管的内部结构及显示数码的情况，其是一个阳极连在一体的一种LED数码管，我们通常称为共阳极数码管。既然有共阳数码管，那么就有共阴数码管。,LED数码管(light-emittingdiode),液晶显示器LCD(LiquidCrystalDisplay),下图为液晶显示器的结构图，其是利用液晶在交变电压的作用下其吸收光线，而当其无外界电场作用下其不吸收光线的区别来显示笔划的。,LCD本身不能发出光线故不能用于无外界光源的情况下，这是其缺点，实际使用时为解决晚间使用，通常使用一个辅助光源来照明。LCD的优点是其工作电压低、电源小，是便携式仪器设备的优选显示器件。,LED译码驱动器,发光二极管点亮只须使其正向导通即可，根据LED的公共极是阳极还是阴极分为两类译码器，即针对共阳极的低电平有效的译码器；针对共阴极LED的高电平输出有效的译码器。,例5.2.4设计8421BCD七段显示译码电路,根据图5234七段显示的字段显示要求，可以列出8421BCD七段显示译码真值表,说明：表中输出0表示该段亮；1表示该段灭。,通过各段卡诺图5240化简得到,要,真,化,电,见后！,真,化,电,74LS48,74LS48是输出高电平有效的LED显示译码器，其输入为8421BCD码，下图和表分别74LS48的管脚排布和逻辑功能表。,七段译码器7448,本信号为低电平时，熄灭。,当LT为低电平时，BI/RBI为高电平时，试灯。,当LT为高电平，RBI为低电平时，灭零。,在多个通道中选择其中的某一路，或多个信息中选择其中的某一个信息传送或加以处理。,数据选择器,多输入,一输出,选择,三、数据选择器,（一）分类：2选1、4选1、8选1、16选1。,双四选一数据选择器74153,三、数据选择器,（一）分类：二选一、四选一、八选一、十六选一。,双四选一数据选择器74153,8选1数据选择器74LS151,将地址连接在一起,将两片的输出原端用或门连载一起，和非端用与门连接在一起。,如果A3=0，则（1）片工作，根据A2A0，从D7D0中选择一路输出；如果A3=1，则（2）片工作，根据A2A0，从D15D8中选择一路输出。,（三）实现组合逻辑函数,例:试用8选1数据选择器74151实现逻辑函数,输入变量接至数据选择器的地址输入端。,F式中出现的最小项，对应的数据输入端应接1，F式中没出现的最小项，对应的数据输入端应接0。,四、数值比较器,功能：能对两个相同位数的二进制数进行比较的逻辑电路。,（一）数值比较器的基本概念及工作原理,11位数值比较器,2.多位比较器,在比较两个多位数的大小时，自高向低地逐位比较，只能在高位相等时，才需要比较低位。,2.多位比较器,（二）集成数值比较器,（三）数值比较器的位数扩展,1.串联扩展方式,B0B1B2B3,A0A1A2A3,0123,COMP,0123,A,AB,B,=,0,1,0,2.并联扩展方式,由于串联扩展方式中比较结果是逐级进位的，级联芯片数越多，传递时间越长，工作速度越慢。因此，当扩展位数较多时，常采用并联方式。,五、加法器,（一）加法器的工作原理,1半加器,不考虑来自低位的进位的两个1位二进制数相加称为半加器。,2全加器,在多位数加法运算时，除最低位外，其他各位都需要考虑低位送来的进位。,（二）串行进位加法器,如图：用全加器实现4位二进制数相加。,注意：CI0=0,和,进位,四位串行进位加法器,（三）快速进位集成4位加法器74283,进位位直接由加数、被加数和最低位进位位CI0形成。,直接形成进位,四位加法器的逻辑符号,C3,C0,进位,（四）集成加法器的应用,1加法器级联实现多位二进制数加法运算,0,余3码,2实现余3码到8421BCD码的转换,0,3的补码等于减3,8