数字电子技术 课件.ppt

数字电子技术,所用教材：数字电子技术基础（第五版），阎石主编参考教材：数字电子技术基础（第四版），阎石主编电子技术基础（数字部分）（第四版），康光华主编上课教师：张迎春所在教研室：信控学院电子信息工程教研室教研室地点：机电楼B308联系电话子信箱：zyc_10,第一章数制和码制,本章基本要求：1、掌握数字电路的特点；2、掌握数字量和模拟量的区别；3、掌握几种常用的数制（二进制、八进制、十进制、及十六进制）及数制之间的转换；3、掌握原码、补码及反码的概念；5、掌握几种常见的码制。,一、数字电路特点,工作信号：离散信号。表示为二进制的数字信号；元器件的工作状态：二极管：导通或截止；三极管：饱和或截止；场效应管：可变电阻区或夹断区。代数基础：逻辑代数（布尔代数）；数制：二进制：0，1但0或1不是具体的数值，而是表示一定范围，或表示两种不同的状态。例如：用1表示高电平，用0表示低电平。研究的主要问题：逻辑问题，即研究输出与输入之间的因果关系，即逻辑关系。,1.1概述,数字量：在时间上和数值上都离散的物理量。模拟量：在时间上和数值上都连续的物理量。数字信号：用于表示数字量的信号。模拟信号：用于表示模拟量的信号。数字电路：工作在数字信号下的电子电路。模拟电路：工作在模拟信号下的电子电路。,二、数字量和模拟量,1.2几种常用的数制,数制：每一位的构成从低位向高位的进位规则常用的进制：十进制，二进制，八进制，十六进制,各种进制进位规则,逢二进一,逢八进一,逢十进一,逢十六进一,四种数制对应表,1.3不同数制之间的转换(自学掌握，考试内容),二十进制转换：将二进制数按权展开后，按十进制数相加。,十二进制转换：整数部分，用2除十进制数，余数是二进制数的第0位K0，然后依次用2除所得的商，余数依次是第1位K1、第2位K2、；小数部分，乘以2，取整数，依次为K-1、K-2、,（27.125）10=（？）2,（11011.001）2,二十六进制：,即十六进制的一位对应二进制的四位。,(10011100101101001000)B=,从末位开始四位一组,(10011100101101001000)B,=(9CB48)H,十六二进制原理同样。,小数部分，从高位开始四位一组,十六十进制：将十六进制数按权展开后，按十进制数相加。,十十六进制：与十二进制原理类似；也可以先将十进制数先转换为二进制数，然后在转换为十六进制数。,二八进制：,即八进制的一位对应二进制的三位。,(011110.010111)2=,从末位开始三位一组,(011110.010111)2,八二进制原理同样。,)8,从高位开始三位一组,1.4二进制运算,1.4.1二进制算术运算的特点算术运算：1、和十进制算数运算的规则相同2、逢二进一特点：加、减、乘、除全部可以用移位和相加这两种操作实现。简化了电路结构。,所以数字电路中普遍采用二进制算数运算,1.4.2反码、补码和补码运算1、二进制数的正、负号的表示方法最高位为符号位（0为正，1为负）如+89=（01011001）-89=（11011001）（原码）,2、二进制数补码,对于有效数字（不包括符号位）为n位的二进制数N，其补码为：,3、二进制数反码,思考：补码与反码关系？,（N）COMP=（N）INV+1,练习P11例1.4.1,4、二进制的减法运算,在做减法运算时，如果两个数为原码，则首先要比较两数绝对值的大小，然后以绝对值大的作为被减数，绝对值小的作为减数，求出差值，最后再确定差的符号。（此过程较复杂）,A-B=A+(B)COMP-2n,A-B=A+(B)INV+1-2n,思考：如何确定差的符号位？,练习P12例1.4.2,1.5几种常用的编码,数字系统的信息,数值,文字符号,二进制代码,编码,为了分别表示N个字符，所需的二进制数的最小位数：,最常见的编码有如下几种,4位二进制编码,二-十进制编码（BCD码）,ASC码（自学了解）,1、四位二进制编码,8421码（自然编码）：即00001111，在这种代码中，从左到右每一位的1的权分别为8、4、2、1，且每一位的权是固定不变的，所以它也属于恒权代码。,编码规律：按排列顺序逐个加1,循环码（格雷码）,代码特点：逻辑相邻，即两个相临的代码之间只有一位发生变化,记忆特点：最低位：首末各1个0，然后2个1，2个0；次低位：首末各2个0，然后4个1，4个0，4个1；次高位：首末各4个0，中间8个1；最高位：8个0，8个1。,2、BCD码：用四位二进制数中的任意十种组合来表示一位十进制数，即二十进制代码。,8421BCD码：即00001001，依次表示十进制数的09。,余3码：将8421码的前三个和后三个代码去掉，用其余的代码00111100依次来表示09。,余3循环码：将循环码的前三个和后三个代码去掉，用其余的代码依次来表示09。,其余BCD码见课本P13页。,1、数字电路的特点；2、各种进制及进制之间的相互转换；3、原码、补码及反码的概念；4、常用码制（8421码、循环码；8421BCD码、余三码及余三循环码等；）,小结:,下次讲：2.12.4，2.5.1，2.5.2,课后练习：1.11.15（自己通过练习掌握）,1、数字电路的特点；2、各种进制及进制之间的相互转换；3、原码、补码及反码的概念；4、常用码制（8421码、循环码；8421BCD码、余三码及余三循环码等；）5、逻辑代数中的基本逻辑运算。,复习,2.1概述(逻辑的概念)2.2逻辑代数中的基本逻辑运算2.3逻辑代数中的公式和定理（2.3，2.4)2.5逻辑函数及其表示方法2.6逻辑函数的化简方法逻辑函数的公式法及卡诺图法化简方法2.7具有无关项的逻辑函数及其化简,第二章逻辑代数基础,本章重点:基本概念及逻辑函数的化简,2.1概述,基本概念逻辑：事物的因果关系逻辑运算的数学基础：逻辑代数在二值逻辑中的变量取值：0或1,2.2逻辑代数中的基本逻辑运算,1、“与”逻辑,一、最基本逻辑运算,与逻辑：决定事件发生的各条件中，所有条件都具备，事件才会发生（成立）。,规定:开关合为逻辑“1”开关断为逻辑“0”灯亮为逻辑“1”灯灭为逻辑“0”,真值表,真值表特点:有0则0,全1则1,逻辑式：F=AB,2、“或”逻辑,或逻辑：决定事件发生的各条件中，有一个或一个以上的条件具备，事件就会发生（成立）。,真值表,逻辑式：F=A+B,真值表特点：有1则1,全0则0。,3、“非”逻辑,非逻辑：决定事件发生的条件只有一个，条件不具备时事件发生（成立），条件具备时事件不发生。,逻辑式：,真值表,与、或、非的逻辑符号,三种最基本的逻辑运算：与、或、非,4、“与非”逻辑运算,二、其它基本逻辑运算,5、“或非”逻辑运算,6、“与或非”逻辑运算,7、“异或”运算,8、同或运算,1、数字电路的特点；2、各种进制及进制之间的相互转换；3、原码、补码及反码的概念；4、常用码制（8421码、循环码；8421BCD码、余三码及余三循环码等；）5、逻辑代数中的基本逻辑运算。,小结:,下次讲：2.4，2.4，2.5.1，2.5.2,课后练习：1.11.15（自己通过练习掌握）,数字电子技术,所用教材：数字电子技术基础（第五版），阎石主编参考教材：数字电子技术基础（第四版），阎石主编电子技术基础（数字部分）（第四版），康光华主编上课教师：张迎春所在教研室：信控学院电子信息工程教研室教研室地点：机电楼B308联系电话子信箱：zyc_10,1、常量之间的运算,2、常量和变量之间的运算,3、变量和变量之间的运算,互补律，变量与其反变量之间的关系,一、公式,2.3逻辑代数中的公式和定理（2.3，2.4),交换律,结合律,分配律,同一律（重叠律）,德摩根定理,还原律,（17推论）,1418，吸收律,由两乘积项组成的表达式中，如果一项含因子A，另一项含A的非，则这两项其余因子各自取反，就得到这个函数的反函数。,4、关于异或运算的公式,因果互换律：,1、代入定理：,二、逻辑代数的基本定理,在任何一个含有变量A的逻辑等式中，若以一函数式取代该等式中所有A的位置，该等式仍然成立。,2、反演定理：,注意：a）运算的优先顺序。b）不是单个变量上的非号应保留不变。,在一个逻辑函数式Y中,若将其中所有的“+”变成“”，“”变成“+”，“0”变成“1”，“1”变成“0”，原变量变成反变量，反变量变成原变量，所得函数式即为原函数式的反函数，记作：,例:试用反演定理求的反逻辑式。解：,练习：P27例2.4.2，2.4.3,对偶定理：若两个函数式相等，那么它们的对偶式也相等。,3、对偶定理：,例：试求函数式的对偶式。解：,例：证明：解：,对偶式：在一个逻辑函数式Y中,若将其中所有的“+”变成“”，“”变成“+”，“0”变成“1”，“1”变成“0”，所得函数式即为原函数式的对偶式，记作：,2.5逻辑函数及其表示方法,2.5.1逻辑函数的概念2.5.2逻辑函数的表示方法（逻辑真值表、函数表达式、逻辑电路图、波形图、卡诺图）2.5.3逻辑函数的两种标准形式（最小项表达式、最大项表达式）2.5.4逻辑函数形式的变换,2.5.1逻辑函数的概念,对于一个逻辑事件，输入量（即条件）与输出量（即结果）之间也是一种函数关系，称为逻辑函数关系，也可以写作：Y=F（A，B，C，）。这种逻辑函数关系有五种表达方式：逻辑真值表、函数表达式、逻辑电路图、波形图、卡诺图。,找出输入、输出变量，并用相应的字母表示；b)逻辑赋值。c)画出表格。,例举重裁判电路，A为主裁判,B、C为副裁判，灯亮时判为试举成功。,一、逻辑真值表：将输入变量所有取值下对应的输出值求出来，列成表格，即为逻辑真值表。,列写逻辑真指标的步骤,2.5.2逻辑函数的表示方法,二、逻辑函数式：将逻辑函数中输出变量与输入变量之间的逻辑关系用与、或、非等逻辑运算符号连接起来的式子，又称函数式或逻辑式。,三、逻辑电路图：是将逻辑函数中输出变量与输入变量之间的逻辑关系用与、或、非等逻辑符号表示出来的图形。,四、波形图：将输入变量所有取值可能与对应输出按时间顺序排列起来画成时间波形。,五、逻辑函数表示方法之间的相互转换,a)找出真值表中使函数值为1的输入变量取值；b)每个输入变量取值都对应一个乘积项，变量取值为1，用原变量表示，变量取值为0，用反变量表示。c)将这些乘积项相加即可。,首先在表格左侧将各个不同输入变量取值依次按递增顺序列出来，然后将每组输入变量取值代入函数式，并将得到的函数值对应地填在表格右侧即可。,练习P31P32例2.5.1,练习P31P32例2.5.2,五、逻辑函数表示方法之间的相互转换,练习P33P34例2.5.3，2.5.4，2.5.5,1、最小项的概念最小项：设m为包含n个因子的乘积项，且这n个因子以原变量形式或者反变量形式在m中出现且只出现一次，称m为n变量的一个最小项。n变量共有个最小项。,2、最小项的编号规则：使最小项m值为1的输入变量取值所对应的十进制数即为该最小项的编号，记作。,一、最小项表达式最小项之和,2.5.3逻辑函数的两种标准形式,例：三变量最小项的编号,练习：画四变量最小项编号表,3、最小项的性质：a)对应任意一组输入变量取值，有且只有一个最小项值为1；b)任意两个最小项之积为0；c)全体最小项之和为1；d)具有逻辑相邻性的两个最小项相加，可合并为一项，并消去一对因子。,4、逻辑函数的最小项表达式：由真值表获得：将使函数值为1的最小项进行逻辑加；,例：将函数式化成最小项和的形式。解：,由一般函数式获得：该函数式中的每个乘积项缺哪个因子，就乘以该因子加上其反变量，展开即可。,二、最大项表达式最大项之积（自学了解）,2.5.4逻辑函数形式的变换（为获得不同的实现电路）,逻辑函数,与或式,与非-与非式,与或非式,或非-或非式,1、逻辑代数的各种公式、定理；2、逻辑函数的各种表示方法及相互转换。3、最小项的概念、编号、性质及最小项表达式；4、逻辑函数形式的变换。,作业：2.1（6）2.2（2）2.3（b）2.6（a）2.7（a）2.8，2.10（1，6），2.12（1）,小结:,下次讲：2.6，2.7,1、逻辑代数的各种公式、定理；2、逻辑函数的各种表示方法及相互转换。3、最小项的概念、编号、性质及最小项表达式；4、逻辑函数形式的变换。,复习,逻辑函数的公式化简法：是指熟练运用所学基本公式和常用公式，将一个函数式化成最简形式。,2.6逻辑函数的化简方法,一、最简与或式形式的标准：该与或式中包含的乘积项的个数最少，且每个乘积项所包含的因子数也最少。,二、常用公式化简法：并项法、吸收法、消因子法、消项法、配项法等。,2.6.1逻辑函数公式化简法,1、并项法：利用,2、吸收法：利用,3、消因子法：利用,4、消项法：利用,5、配项法：利用,用公式法化简逻辑函数，需要充分熟悉各个公式、定理，而且多种方法要结合应用。,结论,一、卡诺图定义：将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列起来，所得图形称为n变量的卡诺图。,三变量卡诺图,2.6.2逻辑函数的卡诺图化简法,二变量卡诺图,五变量卡诺图,四变量卡诺图,将函数式化成最小项和的形式；将函数式中包含的最小项在卡诺图相应位置处填1，其余位置处填0。,例：试画出逻辑函数的卡诺图。解：,二、用卡诺图表示逻辑函数,根据卡诺图写函数式的方法：将卡诺图中所有填1的小方块所表示的最小项相加即可得到相应的函数式。,例：卡诺图如图所示，要求写出其函数式。,1、合并最小项规则a)具有逻辑相邻性的2个最小项相加，可合并为1项，消去1对不同因子。b)具有逻辑相邻性的4个最小项相加，且组成矩形组，可合并为1项，消去2对不同因子。c)具有逻辑相邻性的8个最小项相加，且组成矩形组，可合并为1项，消去3对不同因子。d)具有逻辑相邻性的个2n最小项相加，且组成矩形组，可合并为一项，消去n对不同因子。,三、用卡诺图化简逻辑函数,2、化简步骤：（1）将函数化为最小项之和的形式；（2）画出表示该逻辑函数的卡诺图；（3）找出可以合并的最小项（根据合并最小项的原则）；（4）选取可以合并的最小项画圈并化简，写出最简与或式。,能大则大，能少则少，重复有新，一块不漏,画圈口诀：,能大则大每一圈包含的最小项个数越多越好；,能少则少画的圈的个数越少越好；,重复有新每一圈中至少有一个新的最小项；,一块不漏一个最小项也不能漏掉。,卡诺图化简逻辑函数实例,解：,(a)将取值为“1”的相邻小方格圈成圈;,(b)所圈取值为“1”的相邻小方格的个数应为2n，(n=0,1,2),卡诺图化简逻辑函数实例,解：,三个圈最小项分别为：,合并最小项,写出简化逻辑式,最小项合并方法：保留一个圈内最小项的相同变量，而消去相反变量。,解：,写出简化逻辑式,多余,例2.应用卡诺图化简逻辑函数,(1),(2),解：,写出简化逻辑式,1,例3.应用卡诺图化简逻辑函数,1,思考：如何直接根据普通函数式填写卡诺图？,练习：用卡诺图法化简函数,练习：P46，例题2.6.10，2.6.11,注意：也可以先通过合并卡诺图中的0求出Y,再将Y求反得到Y。,1,1,1,1,1,1,1,1,约束项任意项无关项：约束项和任意项可以写入函数式，也可不包含在函数式中，因此统称为无关项。,在有些逻辑函数中，有的输入变量取值组合是不允许出现的，这些变量组合对应的最小项称为约束项；这些最小项应恒等于0。,在输入变量某些取值下，函数值为1或为0不影响逻辑电路的功能，在这些取值下为1的最小项称为任意项。,2.7具有无关项的逻辑函数及其化简,一、基本概念：,思考：约束项和任意项有什么区别？,见P5152,约束项不允许出现，所以约束项的值始终为0；任意项是否出现不影响电路功能，所以有可能出现使任意项为1的输入变量取值。,二、无关项的表示方法,真值表中，用“”或“”表示；,表达式中，可令无关项=0；（或全体无关项之和=0）,卡诺图中，对应方格内填“”或“”。,含有无关项的逻辑函数还可以表示成如下形式：,结论,2.7.2无关项在化简逻辑函数中的应用,合理地利用无关项，可得更简单的化简结果。加入（或去掉）无关项，可使化简后的项数最少，每项所含因子最少；从卡诺图上直观地看，加入无关项的目的是使圈最大，圈的数量最少。,一、公式法：可在函数式中加上或去掉无关项再化简；,二、卡诺图法：有利于化简的，当作1处理；不利于化简的，当作0处理。,例2.7.1：化简具有约束的逻辑函数：,给定约束条件为：,1,1,1,例2：试用卡诺图法化简具有无关项的逻辑函数：解：,练习：课本P54例2.7.2,1,1,1,1,1,1,1,1,1、逻辑函数的公式法化简方法；2、逻辑函数的卡诺图化简方法；3、含有无关项的逻辑函数的化简方法。,作业：2.15（4）（9）（10）2.16（b）2.17（4）2.18（5）2.20（c）2.22（3）2.23（4）,小结:,下次讲：3.13.23.3,第三章门电路（四次课）,本章学习思路：了解内部结构特点，掌握功能及外部特性，熟悉各种参数，掌握连接规律并能定性判断电路功能。,掌握门电路概念、类型及逻辑体制的概念,3.1概述,一、门电路：用以实现逻辑关系的单元电路，与基本逻辑关系相对应。,常见门电路：与门、或门、非门、与非门、或非门、异或门等。,三、正负逻辑体制概念：在电子电路中，用高低电平表示0和1两种逻辑状态。正逻辑：高电平对应“1”；低电平对应“0”。负逻辑：高电平对应“0”；低电平对应“1”。,二、类型：,分立元件门电路：,二极管门电路,双极型、单极型及混合型,集成门电路：,注意：在数字电路中，电压值具体为多少不重要，只要能判断高低电平即可。,正与非门的真值表,负或非门的真值表,正与非门与负或非门相对应,一般采用正逻辑体制,一、半导体二极管的开关特性,一个二极管，具有单向导电性。外加正向电压时导通，相当于开关闭合；外加反向电压时截止，相当于开关断开。正向导通压降：硅管0.7V，锗管0.3V。,3.2半导体二极管门电路,高电平：VIH=VCC低电平：VIL=0,vI=VIHD截止，vO=VOH=VCCvI=VILD导通，vO=VOL=0.7V,设VCC=5V加到A,B的VIH=3VVIL=0V二极管导通时VDF=0.7V,二、二极管门电路,1、二极管与门,设VCC=5V加到A,B的VIH=3VVIL=0V二极管导通时VDF=0.7V,2、二极管或门,F=A+B,二极管门电路缺点：存在电平偏移；带负载能力差。,适用场合：IC电路的内部逻辑单元,3.3CMOS门电路,3.3.1MOS管开关电路知识回顾3.3.2CMOS反相器的电路结构和工作原理一、电路结构及工作原理二、电压、电流传输特性曲线三、噪声容限3.3.3CMOS反相器的静态输入特性和输出特性一、输入端保护措施和输入特性二、输出特性,3.3.5其它类型的CMOS门电路,3.3.6CMOS门电路的特点及正确使用,1、NMOS反相器及开关特性,（1）vI0,（3）vIVGS(th)N且VDS较小时，工作在可变电阻区。,若RDRON，则VOL0,（2）vIVGS(th)N且VDS较大时,MOS工作在恒流区，此时，iD与VDS无关,VGS越大，RON越小,2、PMOS管开关特性,开启电压VGS(th)P|VGS(th)P|时，MOS管导通。,（2）当|VGS|VGS(th)P|且|VDS|较大时，工作在恒流区,（3）当|VGS|VGS(th)P|且|VDS|较小时，工作在可变电阻区,3.3.2CMOS反相器的电路结构和工作原理,一、电路结构及工作原理,（Complementary-SymmetryMOS）,工作原理：,vi=0时：VGS1=VDD，VGS2=0,T1导通、T2截止，vO=VDDvi=VDD时：VGS2=VDD,VGS1=0T2导通、T1截止，vO=0,令VDD|VGS(th)P|+VGS(th)N,二、电压、电流传输特性曲线,1、电压传输特性曲线,AB段：viVDDVTPT1截止，T2导通vOVOL0,VDDVTN+VTP且VTN=VTPVTN即VGS（th）NVTP即VGS（th）P,二、电压、电流传输特性曲线,1、电压传输特性曲线,VDDVTN+VTP且VTN=VTP,BC段：VTNRON2,当时，RON2=RON1,2、电流传输特性曲线,AB段：T1导通，T2截止，iD0;,CD段：T2导通，T1截止，iD0;,BC段：T1、T2均导通，iD0且在vI=VDD时，iD最大。,注意：使用CMOS器件时,不应使之长期工作在电流传输特性的BC段，以防止器件因功耗过大而损坏。,三、输入噪声容限,输入端噪声容限：在保证输出高低电平基本不变（或者说变化的大小不超过允许限度）的条件下，输入电平允许的波动范围。,输入端为高（低）电平时的噪声容限VNH（VNL）：在保证输出为低（高）电平的条件下，输入电平允许的向下（上）的波动范围。,思考：对单级门，如何求输入端噪声容限？,VNH=VIHVIH(min)=,VNL=VIL(max)VOL=,理想情况下，以阈值电压为分界线，则：,设VIL=0，VIH=VDD；VOH=VDD，VOL0；则对门本身而言，,当前级门带动同类型的后级门时，有：,VNH=VOHVIH(min)=,VNL=VIL(max)VIL=,1、逻辑门及逻辑体制的概念；2、二极管开关特性及二极管与门、或门电路；3、CMOS反相器的电路结构及工作原理；4、CMOS反相器的电压及电流传输特性曲线；5、CMOS反相器的阈值电压及噪声容限的概念。,小结,下次讲：3.3.33.3.53.5.1,作业：3.1,2、CMOS反相器的电路结构及工作原理；,1、逻辑体制的概念；,4、CMOS反相器的电压及电流传输特性曲线；,5、CMOS反相器的阈值电压及噪声容限的概念。,复习,3.3.3CMOS反相器的静态输入特性和输出特性,一、输入端保护措施和输入特性,1、输入端保护电路,二极管压降为VDF=0.7V,2、输入特性,当0VDD+VDF时，D1导通；当vIVDF时，D2导通；,二、输出特性,1、低电平输出,（1）VOLIOLRON随着IOLVOL,（2）在同一IOL下，VDDRONVOL,低电平输出特性为：,2、高电平输出,（2）在同一IOH下，VDDRONVOH,（1）VOHVDDIOHRON随着IOHVOH略有降低,高电平输出特性为：,3.3.5其它类型的CMOS门电路,一、CMOS与非门和或非门二、带缓冲级的CMOS与非门和或非门三、CMOSOD门四、CMOS传输门五、CMOS三态门重点：（1）CMOS门电路的连接规律；（2）根据电路结构分析电路功能。,一、CMOS与非门和或非门,001,011,101,110,与非门,工作原理:,工作原理:,001,010,100,110,此类门电路的缺点：P92（1）输出电阻RO受输入状态影响；（2）输出的高低电平受输入端数目的影响。,连接规律,与非门,与非门：NMOS串，PMOS并；或非门：NMOS并，PMOS串。,二、带缓冲级的CMOS与非门和或非门,（1）带缓冲级的CMOS与非门,或非门+缓冲器=与非门,（2）带缓冲级的CMOS或非门（P93）,与非门+缓冲器=或非门,三、OD门,电路图,电路符号,1、引出OD门的目的：（1）实现电平的转换（2）实现线与。,2、OD门的线与接法,注意（1）外接电源可以和门电路电源VDD不同；（2）外接电阻RL的阻值要合适，以保证门正常工作。,外接电阻RL的阻值的计算方法见课本P9496，自学掌握。,四、CMOS传输门,工作原理:,0vIVDDVGS(th)N时，T1导通；,（2）当C=1，C=0时,T1、T2均截止,输入和输出之间呈高阻态,传输门截止,（1）当C=0，C=1时,VGS(th)PVIVDD时，T2导通。,故0vIB）是用Y（AB）和Y（A=B）产生的，故只需输入低位比较结果Y（AB）和Y（A=B）。,用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的两个二进制数，输出是比较的结果。利用集成数值比较器的扩展输入端，很容易构成更多位数的数值比较器。数值比较器的扩展要注意实际电路结构，因为电路结构不同，输入扩展端的用法也不完全一样，使用时应注意区别。,数值比较器小结,1、用译码器设计组合逻辑电路的方法；,小结,2、数据选择器的概念及分类；3、数据选择器的扩展；,4、用数据选择器设计组合逻辑电路的方法；,5、数据比较器的概念、类型、扩展。,作业：4.10，4.12，4.15，4.16，4.19,下次讲：4.3.4,1、用译码器设计组合逻辑电路的方法；,复习,2、数据选择器的概念及分类；3、数据选择器的扩展；,4、用数据选择器设计组合逻辑电路的方法；,5、数据比较器的概念、类型、扩展。,4.3.4加法器,一、定义二、分类三、加法器实例介绍四、加法器应用,一、定义：实现二进制数加法运算的器件称为加法器。,二、分类：半加器（一位半加器）全加器（一位全加器、多位全加器）,1、一位半加器,对两个1位二进制数进行相加（不考虑来自低位的进位）而求得和及进位的逻辑电路称为半加器。,三、加法器实例介绍,2、一位全加器,对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。,实现多位二进制数相加的电路称为多位加法器。,串行进位加法器,3、多位加法器,构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。,特点：进位信号是由低位向高位逐级传递的，速度慢。,超前进位加法器,目的：提高运算速度。措施：减小或消除由于进位信号逐级传递所耗费的时间。具体实现办法：通过逻辑电路事先算出每一位全加器的进位输入信号，而无需再从低位开始向高位逐位传递进位信号了。（详细分析见课本P194P196页）,四位超前进位加法器实例介绍,四、应用：用加法器实现逻辑函数,1、若能化成输入变量与常量相加，则可用加法器实现；,例1、设计一个代码转换电路，将BCD代码的8421码转成余3码。,真值表,2、逻辑函数能化成输入变量与另一组输入变量相加，也可用加法器实现。,例2、设计一电路，输入为8421BCD码，要求：当输入小于5时，输出为输入数加2；当输入大于等于5时，输出为输入数加4。用4位加法器及基本逻辑门实现。,思路（1）将输出表示为输入变量与另一组变量之间的加法运算；（2）将输入变量接到加法器的一组输入端，第二组变量用输入变量的函数关系来表示，即可实现。,解：根据题意得真值表为：,卡诺图化简：,B2=A+BD+BC,令A3A2A1A0=ABCD，B3B2B1B0如上所示，CI=0，画出实现电路即可。,电路连接图：,B2=A+BD+BC,3、实现减法可用加法器实现,1位二进制减法电路实现图为：,思考：若A，B均为四位二进制数，应如何连线？,A-B=A+(B)COMP-2n,A-B=A+(B)INV+1-2n,对两个1位二进制数进行相加（不考虑低位来的进位）而求得和及进位的逻辑电路称为半加器。对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。实现多位二进制数相加的电路称为多位加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。,加法器小结,小结,半加器、全加器的概念；加法器的应用。,作业：4.26,第三章复习,第一大重点：基本概念1、逻辑电路分类：组合逻辑电路时序逻辑电路2、组合逻辑电路的特点：动作特点：每一时刻的输出仅取决于该时刻的输入，与电路原来的状态无关；电路结构特点：不包含记忆单元（或存储单元。）,第二大重点：组合逻辑电路的分析步骤：根据电路写出输出表达式化简（为使写真值表简单）写出真值表说明功能。,第三大重点：组合逻辑电路的设计,设计：已知实际逻辑问题求实现该逻辑功能的最简逻辑电路步骤：实际逻辑问题逻辑抽象逻辑真值表逻辑函数式根据要求选定所用器件：1、若选用SSI，化简函数变换函数画出实现电路；2、若选用MSI，变换函数画出实现电路。逻辑抽象任务:1、分析事件的因果关系，确定输入变量和输出变量；2、定义逻辑状态的含义：用0或1表示输入和输出的不同状态；3、根据给定的因果关系列出逻辑真值表。,第四大重点：重要中规模器件及应用,译码器分二进制译码器、十进制译码器及字符显示译码器，注意字符显示译码器与字符显示器的正确连接。二进制译码器能产生输入变量的全部最小项（或最小项的反函数），而任一组合逻辑函数总能表示成最小项之和的形式，所以，由n位二进制译码器加上合适的门电路即可实现任何形式输入变量数不大于n的组合逻辑函数。,一、译码器,数据选择器能够从多路数字信息中任意选出所需要的一路信息作为输出，至于选择哪一路数据输出，则完全由地址代码组合决定。,数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。例，八选一数据选择器的表达式为：,用数据选择器实现组合逻辑函数的步骤：选用数据选择器确定地址变量对比要实现函数与数据选择器输出的表达式，求Di画连线图。,二、数据选择器,三、加法器,1、若输出能化成输入变量与常量相加，则可用加法器实现；,对两个1位二进制数进行相加（不考虑低位来的进位）而求得和及进位的逻辑电路称为半加器。对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。,2、若输出能化成输入变量与另一组变量相加，也可用加法器实现；,3、二进制减法运算也可用加法器实现，注意进位端转换为借位端的方法。,第二次小测验试题,一、用8选1数据选择器74HC151(参见题4.19）实现逻辑函数：,二、设计一个组合逻辑电路，输入是2个2位的二进制数，输出是此二数的乘积，要求：1、列出真指表，求出逻辑表达式；2、用低电平有效的4/16线译码器实现。（可附加必要的门电路）,三、试用一片四位二进制全加器及最少的与非门，将8421BCD码转换为2421BCD码。2421BCD的排列顺序见课本P13页。,第二次小测验试题答案,解：1、8选1数据选择器CC4512的输出表达式为：,2、,一、用8选1数据选择器74HC151(参见题4.19）实现逻辑函数：,3、令,4、实现电路为：,二、设计一个组合逻辑电路，输入是2个2位的二进制数，输出是此二数的乘积，要求：1、列出真指表，求出逻辑表达式；2、用低电平有效的4/16线译码器实现。（可附加必要的门电路）,解：1、设两个二进制数分别为AB、CD，输出为Z4Z3Z2Z1，则根据题意得真值表为：,实现电路为：,B4B3B2B1,三、试用一片四位二进制全加器及最少的与非门，将8421BCD码转换为2421BCD码。,被加数,和,加数？,解：列出真值表如图。,B4=B1=0,利用无关项将B3和B2化为最简，并转换为与非-与非式，最终画出实现电路。,第二次小测验试题,一、用8选1数据选择器74HC151(参见题4.19）实现逻辑函数：,二、设计一个组合逻辑电路，输入是2个2位的二进制数，输出是此二数的乘积，要求：1、列出真指表，求出逻辑表达式；2、用低电平有效的4/16线译码器实现。（可附加必要的门电路）,三、试用一片四位二进制全加器及最少的与非门，将8421BCD码转换为2421BCD码。2421BCD的排列顺序见课本P13页。,第二次小测验试题答案,解：1、8选1数据选择器CC4512的输出表达式为：,2、,一、用8选1数据选择器74HC151(参见题4.19）实现逻辑函数：,3、令,4、实现电路为：,二、设计一个组合逻辑电路，输入是2个2位的二进制数，输出是此二数的乘积，要求：1、列出真指表，求出逻辑表达式；2、用低电平有效的4/16线译码器实现。（可附加必要的门电路）,解：1、设两个二进制数分别为AB、CD，输出为Z4Z3Z2Z1，则根据题意得真值表为：,实现电路为：,B4B3B2B1,三、试用一片四位二进制全加器及最少的与非门，将8421BCD码转换为2421BCD码。,被加数,和,加数？,解：列出真值表如图。,B4=B1=0,利用无关项将B3和B2化为最简，并转换为与非-与非式，最终画出实现电路。,5.1概述5.2SR锁存器5.35.5电平触发、脉冲触发及边沿触发的触发器（内部结构一般了解）5.6触发器的逻辑功能及描述方法描述,第五章触发器（一次课）,5.1概述,1、定义：触发器（FlipFlop，简写为FF）是一能够存储一位二进值信号的基本单元电路。,2、基本特点：（1）具有两个能自行保持的稳定状态0、1；(双稳态触发器）。（2）可以置1或0状态。,3、类型：（1）按逻辑功能分：RS、JK、D、和T型触发器等；（2）按触发方式（电路结构决定）分：电平触发、脉冲触发及边沿触发三种；（3）按存储数据的原理不同分：静态和动态触发器。,一、RS锁存器的电路结构与动作特点,5.2SR锁存器,正是由于引入反馈，才使电路具有记忆功能!,设Q为触发器的原状态（现态），即触发信号输入前的状态；Q*为触发器的新状态（次态），即触发信号输入后的状态。,二、功能分析,1,0,1,0,0,1,输出保持原状态：,0,1,1,0,输出保持原状态：,保持！,Q*=0，（Q*）=1,Q=0，Q=1,Q*=1，（Q*）=0,Q=1，Q=0,输入RD=0,SD=1时,0,1,0,1,1,0,输出变为：,1,1,0,0,1,0,输出保持：,置“1”！,Q=0，Q=1,Q*=1，（Q*）=0,Q=1，Q=0,Q*=1，（Q*）=0,输入RD=1,SD=0时,0,0,1,1,0,1,0,1,输出仍保持：,1,0,0,1,0,1,0,1,输出变为：,置“0”！,Q=0，Q=1,Q=1，Q=0,Q*=0，（Q*）=1,Q*=0，（Q*）=1,输入RD=1,SD=1时,输出：全是0,注意：当RD、SD同时由1变为0时，翻转快的门输出变为1，另一个不得翻转。因此，该状态为不定状态。,基本RS触发器的特性表,约束条件：RD.SD=0,SD：直接置1端；RD：直接置0端。,三、动作特点：直接置位，直接复位。,四、存在问题：,1、输入端信号变化，输出随之变化，无法在时间上加以控制；,2、存在约束条件：即RD.SD=0。,由与非门组成的基本SR锁存器的电路结构与图形符号。,例题分析：P218例5.2.1,5.3电平触发的SR触发器（同步SR触发器）,一、电路结构与工作原理,二、动作特点在CLK=1的全部时间里，S和R的变化都将引起输出状态的变化。,输入控制门+SR锁存器,带有异步端的同步RS触发器的电路结构,异步置0端,异步置1端,平时常为1,平时常为1,存在问题：在CLK=1期间存在多次翻转问题。,动作特点：触发器的次态仅仅取决于CP信号的下降沿（或上升沿）到达时刻输入信号的状态，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。,5.4脉冲触发的触发器（主从触发器）,动作特点：一、触发器的状态的变化发生在CLK信号的下降沿（或上升沿）；二、CLK有效的全部时间内输入信号的任何变化都可能会影响输出。,5.5边沿触发的触发器,5.6触发器的逻辑功能及描述方法,一、触发器按逻辑功能的分类及功能描述；二、触发器逻辑功能与电路结构的关系,触发器的逻辑功能是指触发器的次态和现态及输入信号之间在稳态下的逻辑关系。,逻辑功能可采用特性表、特性方程、状态转换图和波形图（或称时序图）来描述。,一、触发器逻辑功能及描述方法,1、RS触发器,（2）特性表,约束条件：SR=0,上升沿触发,（3）特性方程：,（4）状态转换图,（5）波形图,2、JK触发器,（2）特性表,（3）特性方程：,（4）状态转换图,（5）波形图,3、D触发器,（2）特性表,（3）特性方程：,（4）状态转换图,（5）波形图,Q*=D,4、T触发器,（3）特性方程：,（5）波形图,（2）特性表,（4）状态转换图,5、T触发器,T=1的T触发器即为T触发器。故其特性方程是：,二、触发器逻辑功能与电路结构的关系,从上面的学习可知，触发器按逻辑功能可以分为RS、JK、D、T等类型；而按电路结构分，则有基本RS、同步RS、主从触发器、边沿触发器等类型。二者没有固定的对应关系。不同逻辑功能的触发器可以是同一电路结构，如都是边沿触发器；不同电路结构的触发器可以有相同的逻辑功能，如同步RS、主从RS有相同的特性表。,1、掌握SR锁存器和边沿触发器的动作特点；2、掌握SR锁存器的分析方法；2、掌握触发器逻辑功能的分类和描述方法；了解触发器的电路结构和逻辑功能的关系；3、熟练掌握各种边沿触发器的特性方程、逻辑功能。,小结:,作业：5.18（6，7，11，12），5.19（4）,课堂讨论：5.18（3，7，10），5.19（3）,下次讲：第六章,6.1概述（基本概念）6.2时序逻辑电路的分析方法6.3若干常用的时序逻辑电路6.4时序逻辑电路的设计方法(自学掌握),第六章时序逻辑电路（五次课）,6.1概述,1、特点：任意时刻的输出不仅取决于该时刻的输入，而且还与电路原来的状态有关。具有记忆功能。,一、时序逻辑电路的特点与方框图二、时序逻辑电路的分类三、描述时序逻辑电路的方法,一、时序逻辑电路的特点与方框图,2、时序逻辑电路的框图与组成：,1）时序逻辑电路是由组合逻辑电路和存储电路两部分组成，其中存储电路必不可少。,2）存储电路的输出和输入信号共同确定时序电路的输出。,可以用三个方程组来描述：,这三个方程组能够全面描述一个时序电路的逻辑功能。,二、时序逻辑电路的分类,1、按照存储电路中触发器的动作特点不同可分为：同步时序电路和异步时序电路。,所有触发器的动作受同一时钟信号控制：同步时序逻辑电路,所有触发器的动作不受同一时钟信号控制：异步时序逻辑电路,2、按照输出信号的特点，分为米利(Mealy)型和穆尔(Moore)型两种。在米利(Mealy)型电路中，输出信号不仅取决于存储电路的状态，而且还取决于输入变量；在穆尔(Moore)型电路中，输出信号仅取决于存储电路的状态。,米利(Mealy)型电路,穆尔(Moore)型电路,三、描述时序电路的方法状态转换表、状态转换图和时序图。（SM图了解）状态转换表的列写方法：1、把给定的电路初态和当前的输入变量取值代入该电路的状态方程和输出方程，得到电路的次态和输出；2、以得到的次态作为新的初态，连同此时的输入变量取值，再代入状态方程和输出方程，得到新的次态和输出，直到将电路中全部状态转换关系全部列成表格即可。状态转换图：以圆圈表示电路的各个状态，以箭头表示状态的转换方向，并在箭头旁注明状态转换前的输入变量取值和输出值。时序图：在一系列时钟脉冲的作用下，电路的状态和输出随时间变化的波形图。,6.2时序逻辑电路的分析方法6.2.1同步时序逻辑电路的分析方法,同步时序逻辑电路的分析：已知同步时序逻辑电路的逻辑图，求逻辑功能。分析步骤：1、写出各触发器的驱动方程；2、写出各触发器的状态方程；3、写出输出方程；4、画出状态转换表、状态转换图；5、画出时序波形图；6、说明逻辑功能；7、检查电路能否自启动。,例6.2.1：,TTL电路,自启动检查：能自启动,00000,10010,20100,30110,41000,51010,61101,70000,01111,10000,4、写出状态转换表,5、进行自启动检查,6、画出状态转换图,7、画时序图,例6.2.3：,分析图示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出状态转换图,（4）列状态转换表,（5）状态转换图,（6）功能：当A=0时，完成2位二进制加法计数器；当A=1时，完成2位二进制减法计数器。,1、时序逻辑电路的特点、组成、分类及描述方法；2、同步时序逻辑电路的分析方法；,作业：6.2，6.6,小结:,下次讲：4.3.14.3.24.3.3,课堂讨论：6.1，6.4,复习,1、时序逻辑电路特点：任意时刻的输出不仅取决于该时刻的输入，而且还与电路原来的状态有关。具有记忆功能。,2、时序逻辑电路组成：由组合逻辑电路和存储电路两部分组成，其中存储电路必不可少。,3、时序逻辑电路分类：按照存储电路中触发器的动作特点不同可分为：同步时序电路和异步时序电路。,按照输出信号的特点，分为米利(Mealy)型和穆尔(Moore)型两种。,4、描述时序电路的方法：状态转换表、状态转换图和时序图。,5、同步时序逻辑电路分析。,6.3若干常用的时序逻辑电路,寄存器和移位寄存器,计数器,顺序脉冲发生器,学习要求：,1.掌握寄存器和移位寄存器的概念并会使用；,2.掌握计数器概念，熟练掌握中规模集成计数器74161和74160的功能，熟练掌握用160及161设计任意进制计数器的方法。,序列信号发生器,6.3.1寄存器和移位寄存器,1、定义：用于存储二进制代码的电路。,一个触发器能存储一位二进制代码，所以N位寄存器需由N位触发器组成。,寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。,一、寄存器,2、寄存器实例：四位寄存器74HC175,功能：异步清零；同步置数。,特点：并行输入、并出输出；触发器为边沿触发器，抗干扰能力强。,二、移位寄存器,移位寄存器不仅具有存储功能，且还有移位功能。可实现串、并行数据转换，数值运算以及数据处理。,所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。,1、定义：,2、类型：,根据移位方向，分成三种：,根据移位数据的输入输出方式，又分为四种：,串入串出,串入并出,并入串出,并入并出,具有存储+移位功能,3、移位寄存器实例,（1）D触发器组成的4位移位寄存器：,（2）、4位双向移位寄存器：74LS194A,具有置0、保持、右移位、左移位及并入串入、并出串出的功能。,DIR右移串行输入,DIL左移串行输入,D0D1D2D3并行输入,RD异步置0端（低电平有效