计算机体系结构题库

I计算机科学与技术系计算机体系结构课程试题库目录一、填空题1二、判断题56三、名词解释74四、简答题74五、计算题74说明1、判断题中答案内容，“”表示正确，“”表示错误。II计算机科学与技术系计算机体系结构课程试题库1一填空题一、填空题8、试题内容在计算机诞生的头25年中，计算机性能增长相对缓慢。在这个过程中，制造技术和（）同时发挥着作用。9、答案内容体系结构8、试题内容在计算机诞生的头25年中，计算机性能增长相对缓慢。在这个过程中，（）和体系结构同时发挥着作用。9、答案内容制造技术8、试题内容目前，计算机性能增长达到每年50以上，其中包括器件技术在内的（）提供其中约8，其余约42的部分主要依靠（）发展的支持。9、答案内容计算机制造技术计算机体系结构8、试题内容如何采用先进的计算机体系结构和生产技术，制造出具有（）的计算机系统，是所有通用计算机设计的共同目标。9、答案内容高性价比8、试题内容从计算机语言的角度，把计算机系统按功能划分成多级层次结构，其中，第2级是（），第3级是（）。9、答案内容机器语言或传统机器级操作系统虚拟机8、试题内容从计算机语言的角度，把计算机系统按功能划分成多级层次结构，其中，第1级是（），第4级是（）。9、答案内容微程序虚拟机汇编语言虚拟机8、试题内容从计算机语言的角度，把计算机系统按功能划分成多级层次结构，其中，第5级是（），第6级是（）。9、答案内容高级语言虚拟机应用语言虚拟机8、试题内容从计算机语言的角度，把计算机系统按功能划分成多级层次结构，其中，第1级是（），第6级是（）。9、答案内容微程序虚拟机应用语言虚拟机8、试题内容（）和（）是语言实现的两种基本技术。9、答案内容翻译解释（顺序无关）8、试题内容翻译和解释是语言实现的两种基本技术。一般说来，（）执行比（）花的时间多，但占用存储空间少。9、答案内容解释翻译2一填空题8、试题内容现代计算机系统是由（）和（）组成的十分复杂的系统。9、答案内容软件硬/固件（顺序无关）8、试题内容经典计算机体系结构概念的实质是计算机系统中确定，其界面之上由的功能实现，界面之下由的功能实现。9、答案内容软、硬件界面软件硬件和固件8、试题内容（）是计算机系统的逻辑实现，而（）是计算机系统的物理实现。9、答案内容计算机组织计算机实现8、试题内容经典的关于计算机体系结构的定义是1964年AMDAHL在介绍IBM360系统时提出的，其具体描述为“计算机体系结构是程序员所看到的计算机的属性，即（）与（）。9、答案内容概念性结构功能特性（顺序无关）8、试题内容人们把不同厂家生产的具有（）的计算机称为兼容机。（）是软件兼容的根本特征，也是系列机的根本特征。9、答案内容相同体系结构向后兼容8、试题内容一个系列机的体系结构设计得好坏、是否有生命力，就看它是否能在保证（）的前提下，不断地改进其（）。9、答案内容向后兼容组成和实现8、试题内容实际上，软件和硬件在（）上是等效的。由软件实现的功能在原理上可以由硬件/固件实现；由硬件实现的功能在原理上也可以由软件采用（）的方法来实现。9、答案内容逻辑功能模拟8、试题内容实际上，软件和硬件在逻辑功能上是等效的。但是，软件和硬件在（）和（）上是不等效的。9、答案内容性能成本（顺序无关）8、试题内容一般人们认为计算机到目前为止已经发展了五代。这五代计算机分别具有明显的器件、（）技术和（）的特征。9、答案内容体系结构软件（顺序无关）8、试题内容根据当前的计算机应用市场的现状和价格特征，人们通常把计算机分为（）、桌面系统和（）三大领域。9、答案内容服务器嵌入式计算（顺序无关）8、试题内容新型体系结构的设计，一方面是合理地增加计算机系统中（）的功能比例，另一方面则是通过多种途径提高计算机体系结构中的（）。9、答案内容硬件并行性等级3一填空题8、试题内容计算机系统的设计者需要掌握技术的发展，尤其要注意实现技术日新月异的变化，其中有4种实现技术的变化发展极快，它们是（）、（）、磁盘和网络技术。9、答案内容逻辑电路半导体DRAM（顺序无关）8、试题内容计算机系统的设计者需要掌握技术的发展，尤其要注意实现技术日新月异的变化，其中有4种实现技术的变化发展极快，它们是逻辑电路、半导体DRAM、（）和（）技术。9、答案内容磁盘网络（顺序无关）8、试题内容从性能指标来看，决定网络性能的关键指标有两个（）和（）。9、答案内容网络带宽网络延迟（顺序无关）8、试题内容计算机的设计受两方面的影响一方面是（），另一方面是（）。9、答案内容计算机现在和未来的使用方法或软件技术实现技术（顺序无关）8、试题内容（）和（）是影响一个计算机系统能否成功的最重要因素之一。只有少数计算机在设计和制造时不太考虑（）问题，最为典型的是巨型计算机。9、答案内容成本价格成本（前两空顺序无关）8、试题内容商品的标价（价格）是由（）、（）、毛利和折扣等因素构成。9、答案内容原料成本直接成本（顺序无关）8、试题内容商品的标价（价格）是由原料成本、直接成本、（）和（）等因素构成。9、答案内容毛利折扣（顺序无关）8、试题内容对计算机系统成本产生影响的主要因素有（）、（）和商品化。9、答案内容时间产量（顺序无关）8、试题内容集成电路的基本制造工艺是首先是对圆柱形的单晶硅进行（），生产大片的（），并在其上制造出大量电路单元。9、答案内容切片圆片8、试题内容集成电路的基本制造工艺是首先是对圆柱形的单晶硅进行切片，生产大片的（），并在其上制造出大量电路单元，然后按照制造的电路单元被切割成方形的（）。9、答案内容圆片基片4一填空题8、试题内容目前公认的相对可靠的性能评价方法，是使用（）来衡量。对于CPU时间可细分为（）和（）。9、答案内容真实程序的响应时间用户CPU时间系统CPU时间（后两空顺序无关）8、试题内容常用的测试程序中，最可靠的测试程序是（），通常是代码为几十行、具有一些特定目的的测试程序是（）。9、答案内容实际应用程序小测试程序8、试题内容目前有一种日渐普及的测试程序产生方法，就是选择一组各个方面都具有代表性的测试程序，组成一个（），并称为（）。9、答案内容通用测试程序集合测试程序组件8、试题内容目前在评价计算机系统设计时最常见的测试程序组件是基于UNIX的。9、答案内容SPEC18、试题内容性能设计和评测的三条基本原则和方法是（）、AMDAHL定律和（）。9、答案内容大概率事件优先原则程序的局部性原理（顺序无关）时间局部性空间局部性（顺序无关）8、试题内容程序局部性原理是计算机体系结构设计的基础之一，程序的局部性包括（）和（）。9、答案内容时间局部性空间局部性8、试题内容开发计算机系统的并行性，是计算机体系结构的重要研究内容之一。并行性包括有（）和并发性二重含义。9、答案内容同时性8、试题内容提高计算机系统并行性的主要技术途径有时间重叠、（）和（）。9、答案内容资源重复资源共享（顺序无关）8、试题内容提高计算机系统并行性的主要技术途径有（）、（）和资源共享。9、答案内容时间重叠资源重复（顺序无关）8、试题内容单机系统中并行性的发展，在发展高性能单处理机过程中，起着主导作用的是（）这个技术途径，其基础是（）。9、答案内容时间重叠部件功能专用化8、试题内容根据CPU内部存储单元类型对指令集结构进行分类，可以分为累5一填空题加器型、（）和（）指令集结构。9、答案内容堆栈型通用寄存器型（顺序无关）8、试题内容根据CPU内部存储单元类型对指令集结构进行分类，一般可以分为（）、（）和通用寄存器型。9、答案内容累加器型堆栈型（顺序无关）8、试题内容CPU中用来存储操作数的存储单元主要有（）、（）或一组寄存器。9、答案内容堆栈累加器（顺序无关）8、试题内容CPU中用来存储操作数的存储单元主要有堆栈、（）或（）。9、答案内容累加器一组寄存器（顺序无关）8、试题内容通用寄存器型指令集结构的一个主要优点是（），这不仅体现在（），更重要的是体现在利用利用寄存器存放变量所带来的优越性上。9、答案内容能够使编译器有效地使用寄存器表达式求值方面8、试题内容深入研究算术逻辑运算指令（ALU指令）的本质，可以发现能够用两种主要的指令特性来对通用寄存器型指令集结构（GPR）进行进一步细分。一是ALU指令（），二是在ALU指令中，（）。9、答案内容有2个还是3个操作数有多少个存储器操作数（顺序无关）8、试题内容可以将当前大多数通用寄存器型指令集结构进一步细分为3种类型，即（）、（）和存储器存储器型。9、答案内容寄存器寄存器型寄存器存储器型（顺序无关）8、试题内容可以将当前大多数通用寄存器型指令集结构进一步细分为3种类型，即寄存器寄存器型、（）和（）。9、答案内容寄存器存储器型存储器存储器型（顺序无关）8、试题内容在通用寄存器型指令集结构中，一般利用寻址方式指明指令中的操作数是一个常数、（）或者是（）。9、答案内容一个寄存器操作数一个存储器操作数（顺序无关）8、试题内容在寻址技术中，通过统计得出，（）寻址方式和（）寻址方式的使用频率十分高。9、答案内容立即数偏移（顺序无关）8、试题内容在指令集结构中采用多种寻址方式可以显著地减少程序的（），但这同时也可能增加实现的复杂度和使用这些寻址方式的指令的（）。9、答案内容指令条数执行时钟周期数（CPI）8、试题内容在指令集结构中采用多种寻址方式可以显著地减少程序的指令条数，6一填空题但这同时也可能增加（）和使用这些寻址方式的指令的（）。9、答案内容实现的复杂度执行时钟周期数（CPI）8、试题内容在寻址技术中，通过统计得出，偏移寻址方式和立即值寻址方式的使用频率十分高。如果要在一种指令集结构中设置偏移寻址方式，那么首先必须知道（）。和偏移寻址方式一样，立即值寻址方式需要确定（）9、答案内容各种偏移量大小的使用情况指令所使用的立即值大小的范围8、试题内容对于指令集结构功能设计问题，当前有两种截然不同的技术方向。一个方向是复杂指令集计算机，其目的是（），（）。9、答案内容强化指令功能实现软件功能向硬件功能转移8、试题内容对于指令集结构功能设计问题，当前有两种截然不同的技术方向。一个方向是精简指令集计算机，其目的是（），以达到简化实现、（）的目的。9、答案内容尽可能地降低指令集结构的复杂提高性能8、试题内容对于CISC指令集结构，增强机器的指令功能，可以面向目标程序增强指令功能。面向目标程序增强指令功能主要利用如下一些方法提高运算型指令功能、（）、（）。9、答案内容提高传送指令功能增加程序控制指令功能8、试题内容对于CISC指令集结构，增强机器的指令功能，可以面向目标程序增强指令功能。面向目标程序增强指令功能主要利用如下一些方法增强程序控制指令功能、（）、（）。9、答案内容提高运算型指令功能提高传送指令功能8、试题内容ALU指令指（），CISC指（）。9、答案内容算术逻辑运算复杂指令集计算机8、试题内容CPI指（），RISC指（）。9、答案内容、指令时钟数精减指令集计算机8、试题内容进行RISC指令集结构的功能设计时，必须遵循如下原则只有（）和（）操作指令才访问存储器，其他指令操作均在寄存器之间进行。9、答案内容LOADSTORE8、试题内容在CISC结构的指令系统中，各种指令的使用频率相差悬殊，（）的指令只在（）的时间才会用到。9、答案内容80208、试题内容CISC结构指令系统庞大，指令系统的复杂性带来了（），CISC结构的指令系统中，许多复杂指令需要很杂的操作，因而（）。9、答案内容计算机体系结构的复杂性运行速度慢7一填空题8、试题内容当控制指令为无条件改变控制流时，称之为（）。当控制指令是有条件改变控制流时，称之为（）。9、答案内容跳转分支8、试题内容可按照如下4种操作来区分控制流程的各种改变情况，即条件分支、（）、（）和过程返回。9、答案内容跳转过程调用8、试题内容可按照如下4种操作来区分控制流程的各种改变情况，即（）、跳转、过程调用和（）。9、答案内容条件分支过程返回8、试题内容对于改变控制流的指令来说，除了要指出控制流改变的条件之外，还必须明确指出控制流改变的（）。9、答案内容目标地址8、试题内容对于改变控制流的指令来说，除了要指出控制流改变的（）之外，还必须明确指出控制流改变的目标地址。9、答案内容条件8、试题内容指定目标地址最一般的方法就是在指令中提供一个（），控制指令所采用的这种寻址方式叫做（）。9、答案内容和程序计数器（PC）相加的值相加的偏移量PC相对寻址8、试题内容在控制指令中使用PC相对寻址方式会带来许多优点，可以有效地缩短（），可以使代码在执行时（）。9、答案内容指令中表示目标地址的字段的长度与它被载入的位置无关8、试题内容在指令集结构的功能设计中，所有的指令集一般都会对（）、（）和控制类型的操作提供指令。9、答案内容算术和逻辑运算数据传输8、试题内容在指令集结构的功能设计中，所有的指令集一般都会对算术和逻辑运算型、（）和（）类型的操作提供指令。9、答案内容数据传输控制8、试题内容操作数类型和操作数表示也是软、硬件的主要界面之一。（）是机器硬件能够直接识别、指令系统可以直接调用的那些结构；而（）是面向应用、面向软件系统所处理的各种数据结构。9、答案内容操作数表示操作数类型8、试题内容某些计算机体系结构也支持十进制操作数类型，其表示方法通常采用（）或（）。8一填空题9、答案内容压缩十进制二进制编码十进制（非压缩十进制）8、试题内容在指令集格式的设计中，有三种指令集编码格式，它们是（）、（）和混合型编码格式。9、答案内容变长编码格式固定长度编码格式8、试题内容指令集格式的设计就是要确定（）和（）的大小及其组合形式，以及各种寻址方式的编码方法。9、答案内容操作码字段地址码字段8、试题内容指令集格式的设计就是要确定操作码字段和（）的大小及其组合形式，以及（）的编码方法。9、答案内容地址码字段各种寻址方式8、试题内容在指令集格式的设计中，体系结构设计者必须在以下3个方面进行折中1尽可能地增加（）和（）；2充分考虑寄存器字段和寻址方式字段对指令平均字的影响，以及它们对目标代码大小的影响；3设计出的指令集格式能够在具体实现中容易处理。9、答案内容寄存器数目寻址方式类型8、试题内容在指令集格式的设计中，体系结构设计者必须在以下3个方面进行折中1尽可能地增加寄存器数目和寻址方式类型；2充分考虑寄存器字段和寻址方式字段对（）的影响，以及它们对（）的影响；3设计出的指令集格式能够在具体实现中容易处理。9、答案内容指令平均字目标代码大小8、试题内容寻址方式的表示在指令集格式设计中有着极其重要的地位。通常，在指令中有两种表示寻址方式的方法。一种是（）；另一种是（）。9、答案内容将寻址方式编码于操作码中为每个操作数设置一个地址描述符8、试题内容DLX处理器中共有（）个通用寄存器（GPRS），DLX提供了寄存器寻址、（）（）和寄存器间接寻址。9、答案内容32立即值偏移8、试题内容DLX提供了（）、立即值寻址、偏移寻址和（）。9、答案内容寄存器寻址寄存器间接寻址8、试题内容DLX的数据类型中，提供了（）和（）数据类型。9、答案内容多种长度的整型数据浮点数据8、试题内容由于DLX是一种LOAD/STORE结构的指令集结构，所以对存储器的访问是通过（）和（）之间的数据传送操作来完成。9、答案内容寄存器（通用寄存器和浮点寄存器）存储器9一填空题8、试题内容在DLX的指令格式中，所有的DLX指令的字长均是（）位，其中用（）位表示操作码。9、答案内容3268、试题内容在DLX的指令格式中，I类型的指令格式中，除6位操作码外，还包括6位（）和（）以及16位的（）。9、答案内容源操作数地址码目的操作数地址码立即数编码8、试题内容DLX指令可以分为4种类型，即（）、ALU操作、（）和浮点操作。9、答案内容LOADT和STORE操作分支和跳转操作8、试题内容DLX指令可以分为4种类型，即LOAD和STORE操作、（）、分支和跳转操作和（）。9、答案内容ALU操作浮点操作8、试题内容在DLX中，所有的ALU指令都是（）型指令。可以对DLX的所有通用寄存器和浮点寄存器进行LOAD和STORE操作，但是对（）的LOAD操作没有任何效果。9、答案内容寄存器寄存器通用寄存器R08、试题内容DLX指令ADDIR1，R2，3属于（）类型的指令格式；DLX指令JALNAME属于（）类型的指令格式。9、答案内容IJ8、试题内容DLX的浮点操作有加、减、乘、除。后缀D（如ADDD、SUBD）代表（）操作；而后缀F（如ADDF、SUBF）代表（）操作。9、答案内容双精度浮点单精度浮点8、试题内容对于浮点加法器而言，可以把浮点加法的全过程分解成求阶差、（）、（）和规格化4个子过程。9、答案内容对阶尾数相加8、试题内容对于浮点加法器而言，可以把浮点加法的全过程分解成（）、对阶、尾数相加和（）4个子过程。9、答案内容求阶差规格化8、试题内容描述流水线的工作，常采用时空图的方法。在时空图中，横坐标表示（），纵坐标代表（）。9、答案内容时间流水线的各段8、试题内容流水线各个功能段所需时间应（），否则，时间长的功能段将成为（）。10一填空题9、答案内容尽量相等流水线的瓶颈8、试题内容流水线需要有（），在此之后流水过程才进入稳定工作状态；流水技术适合于（）过程，只有（），流水线的效率才能充分发挥。9、答案内容通过时间大量重复的时序输入端能连续地提供任务8、试题内容按照同一时间内各段之间的连接方式来对流水线进行分类，可分为（）流水线和（）流水线。9、答案内容静态动态8、试题内容按照流水的级别来对流水线进行分类，可分为（）、（）和处理机间流水线。9、答案内容部件级处理机级8、试题内容按照流水线中数据表示来对流水线进行分类，可分为（）和（）。9、答案内容标量流水处理机向量流水处理机8、试题内容按照流水线中是否有反馈回路来对流水线进行分类，可分为（）和（）。9、答案内容线性流水线非线性流水线8、试题内容在DLX指令实现的简单数据通路中，IF是指取指令周期，ID指（）、EX指（）、WB指写回周期。9、答案内容执行/有效地址计算周期存储器访问/分支完成周期8、试题内容在DLX指令实现的简单数据通路中，在ID周期中，指令的（）操作和（）操作是并行进行的。9、答案内容译码读寄存器8、试题内容在DLX指令实现的简单数据通路中，在EX周期中，对于RR类型ALU指令，所执行的操作是（）；对于分支操作，所执行的操作是（）。9、答案内容ALUOUTPUTAOPBALUOUTPUTNPCIMM8、试题内容在DLX指令实现的简单数据通路中，（）和（）指令需要4个时钟周期，其它指令需要5个时钟周期。9、答案内容分支STORE指令8、试题内容在DLX指令实现的简单数据通路中，在WB周期中，有两大类指令执行操作（）和（）指令。9、答案内容ALU指令LOAD指令8、试题内容基于时钟周期时间和CPI的折中取舍考虑，指令的实现有两种方式（）实现和（）实现。11一填空题9、答案内容单周期多周期8、试题内容基于单周期实现提高程序执行速度需要（），而基于多周期实现提高速度可采用（）技术。9、答案内容重复设置指令执行功能部件流水8、试题内容（）是指单位时间内流水线所完成的任务数或输出结果的数量。加速比是指流水线的速度与（）的速度之比。9、答案内容吞吐率等功能非流水线8、试题内容效率是指流水线的设备利用率。由于流水线有（）和（），所以流水线的各段并不是一直满负荷地工作。故效率总是小于1。9、答案内容通过时间排空时间8、试题内容流水线的额外开销对其性能也有较大影响。流水线的额外开销包括（）和（）。这些额外开销加长了流水线的时钟周期时间。9、答案内容流水线寄存器的延迟时钟扭曲8、试题内容一般说来，流水线中的相关主要分为以下3种类型结构相关、（）和（）。9、答案内容数据相关控制相关8、试题内容一般说来，流水线中的相关主要分为以下3种类型（）、（）和控制相关。9、答案内容结构相关数据相关8、试题内容当硬件资源满足不了同时重叠执行的指令的要求，而发生资源冲突时，就发生了（）相关。当一条指令需要用到前面某条指令的结果，从而不能重叠执行时，就发生了（）相关。9、答案内容结构数据8、试题内容有时流水线设计者允许结构相关存在的两个主要原因，一是为了减少（），二是为了减少（）。9、答案内容硬件开销功能单元的延迟8、试题内容数据相关可分为3类（）相关、（）相关和写后写相关。在DLX流水线中，可能发生的数据相关是（）相关。9、答案内容写后读读后写写后读8、试题内容考虑两条指令I和J，假设I先进入流水线，由此可能带来数据相关。J的执行要用到I的计算结果，在I写入之前，J先去读，J读出的内容是错误的，这种数据相关为（）相关。J可能在I读取某个源寄存器的内容之前就先对该寄存器进行写操作，导致I后来读到的值是错误的，这种数据相关为（）相关。12一填空题9、答案内容写后读读后写8、试题内容在DLX流水线上执行分支指令时，PC值有两种可能的变化情况。一种是（）；另一种是（）。9、答案内容PC值改变为分支转移的目标地址PC值保持正常（等于当前值加4）8、试题内容如果一条分支指令将PC值改变为分支转移的（），那么我们称分支转移“成功”，如果（）PC值保持正常，我们称分支转移“失败”。9、答案内容目标地址分支转移条件不成立8、试题内容MIPSR4000整型流水线共有（）段，和DLX流水线不同，R4000特别考虑了流水访问（）的操作。9、答案内容8存储器8、试题内容MIPSR4000整型流水线是一种（）流水线，共分为（）段。9、答案内容多功能线性88、试题内容在向理处理机中，对向量数据的处理方式有3种，（）、（）和分组处理方式。9、答案内容水平处理方式垂直处理方式8、试题内容在向理处理机中，对向量数据的处理方式有3种，横向处理方式、（）和（）。9、答案内容纵向处理方式纵横处理方式8、试题内容在向量处理机中，垂直处理方式的处理机流水线运算部件的输入、输出端都与（）相连，分组处理方式的处理机流水线运算部件的输入、输出端都与（）相连。9、答案内容存储器向量寄存器8、试题内容对于寄存器寄存器型的向量流水处理机，要求有容量足够大的向量寄存器组。它们不但能存放源向量，而且能保留中间结果，从而大大减少（），此外，可以降低（），从而提高处理速度。9、答案内容访问存储器的次数对存储器带宽的要求8、试题内容对于标量处理机，可以用（）来衡量机器的运算速度，而对于向量处理机，则要用（）来作为机器运算速度的单位。这两个运算速度单位不能直接相比。9、答案内容每秒执行多少指令（MIPS）每秒取得多少个浮点运算结果（MFLOPS）8、试题内容在CRAY1向量机中，向量寄存器组的容量为（）个字，分成（）块，每块存放一个向量。13一填空题9、答案内容51288、试题内容提高向量处理机性能的主要技术有（）和（）。9、答案内容链接技术向量循环或分段开采技术8、试题内容在向量处理机中，所谓VI冲突，指的是并行工作的各向量指令的（）和（）的VI有相同的。9、答案内容源向量结果向量8、试题内容对于CRAY1向量处理机，考虑数据访问的方式，可分为4种指令，第一种指令是从向量寄存器中每拍从VI和VJ块取得一对元素送入（），第2种指令和第1种指令的差别只在于它的一个操作数取自（），第3和4种指令是控制存储器与（）之间的数据传送。9、答案内容向量功能部件标量寄存器向量寄存器块8、试题内容在向量处理的链接技术中，向量链接要保证无（）使用冲突和无（）使用冲突。9、答案内容向量寄存器向量功能部件8、试题内容指令级并行研究的重点之一，是开发（）中存在的并行性。9、答案内容循环体8、试题内容指令级并行研究的重点之一，是开发循环体中存在的并行性。循环体中指令之间的并行性称为（）。9、答案内容循环级并行性8、试题内容在开发循环级并行的各种技术中，最基本的技术有（）技术、（）技术和换名技术。9、答案内容指令调度循环展开8、试题内容基本流水线调度是要克服流水线中数据相关中的（）相关引起的停顿；循环展开是要克服流水线中（）相关引起的停顿。9、答案内容写后读控制相关8、试题内容循环展开是展开循环体若干次，将循环级并行转化为指令级并行的技术。这个过程既可以通过（）静态完成，也可以通过（）动态进行。9、答案内容编译器动态8、试题内容循环展开和指令调度时要注意使用（），尽可能减少循环控制中的（）指令和（）指令。9、答案内容不同的寄存器测试分支8、试题内容要保证数据相关的指令之间的执行顺序关系，消除相关指令的重叠执行，在硬件上可以采用（）机制。14一填空题9、答案内容互锁8、试题内容存储器的层次结构中，“CACHE主存”层次是为了弥补主存（）的不足，“主存辅存”层次是为了弥补主存（）的不足。9、答案内容速度容量8、试题内容从用户的角度来看，存储器的3个主要指标是（）、（）和价格。9、答案内容容量速度8、试题内容存储器越靠近CPU，则CPU对它的访问频度越（），这是通过（）原理来完成的。9、答案内容高程序局部性8、试题内容程序的局部性原理指出，绝大多数程序访问的（）和（）是相对簇聚的。9、答案内容指令数据8、试题内容主存容量远大于CACHE容量。当要把一个块从主存调入CACHE时，可以放置到哪些位置上，这是（）要解决的；当CPU访问CACHE时，如何确定CACHE中是否有所要访问的块，这是（）要解决的问题。9、答案内容映象规则查找算法8、试题内容映象规则有3种，即（）映象，（）映象和全相联映象。9、答案内容组相联直接8、试题内容若主存块地址I10101B，CACHE的块地址为J，CACHE块数为M4，映象规则为直接映象，则J（）。9、答案内容018、试题内容CPU访问CACHE的查找方法是通过查找目录表来实现的。目录表所包含的项数与（）相同。9、答案内容CACHE块数8、试题内容CPU访问CACHE的查找方法是通过查找目录表来实现的。目录表所包含的项数与CACHE块数相同，目录表的每一项包括（）和（）两部分。9、答案内容有效位标识8、试题内容在CACHE的实现中，只有（）和（）这两种映象规则才需要替换算法。9、答案内容组相联映象全相联映象8、试题内容当发生写失效时，是否调入相应的块到CACHE中，有两种不同的选择；写回法CACHE一般采用（），而写直达法一般采用（）。15一填空题9、答案内容按写分配法不按写分配法8、试题内容在CACHE实现的两种写策略中，（）的速度快，“写”操作能以CACHE存储器速度进行，访存次数少；采用（）总能保持CACHE和主存内容的一致。9、答案内容写回法写直达法8、试题内容CACHE的替换算法有3种（）、（）和最近最少使用法。9、答案内容随机法先进先出法（FIFO法）8、试题内容CACHE的替换算法有3种随机法、（）和（）。9、答案内容先进先出法（FIFO法）最近最少使用法（LRU）8、试题内容替换算法被用到的情况是（）和（），两者同时存在。9、答案内容CPU访问CACHE失效CACHE块已全部被占满8、试题内容一般说来，CACHE实现的3种替换算法中，实现最为简单的是（），失效率最低的是（）。9、答案内容随机法最近最少使用法（LRU）8、试题内容对于CACHE的两种写策略，执行“写”操作时，只写入CACHE，仅当CACHE中相应的块被替换时，才写回主存，称为（）。执行“写”操作时，不仅写入CACHE，而且也写入下一级存储器，称为（）。9、答案内容写回法写直达法8、试题内容对于CACHE的两种写策略，采用“污染位”标志的是（），采用写缓冲器减少CPU写等待的是（）。9、答案内容写回法写直达法8、试题内容CACHE中，写回法的主要优点是（）和（）。9、答案内容速度快所使用的存储器频带较低8、试题内容CACHE中，写直达法的主要优点是（）和（）。9、答案内容易于实现一致性好8、试题内容容量为8KB的直接映象CACHE，块大小为32B，则共有（）块。9、答案内容2568、试题内容容量为8KB的直接映象CACHE，块大小为32B，则共有（）块。9、答案内容2568、试题内容衡量CACHE性能的参数中，（）与硬件速度无关。9、答案内容失效率16一填空题8、试题内容根据（）公式，可从以下3个方面改进CACHE性能降低失效率、（）和（）。9、答案内容减少失效开销减少CACHE命中时间8、试题内容按照产生失效的原因不同，可以把失效分为以下3类（）、（）和（）。9、答案内容强制性失效容量失效冲突失效8、试题内容当第一次访问一个块时，该块不在CACHE中，需从下一级存储器中调入CACHE，这就是（）失效，也叫（）失效；如果程序执行时所需的块不能全部调入CACHE中，则当某些块被替换后，若又重新被访问，就会发生失效，这种失效称为（）失效。9、答案内容强制性冷启动（首次访问）容量8、试题内容冲突失效是指在（）映象或（）映象CACHE中，若太多块映象到同一组块中，则会出现该组中某个块被别的块替换即使别的组或块有空闲位置，然后又被重新访问的情况。冲突失效也叫（）失效。9、答案内容组相联直接碰撞（干扰）8、试题内容对于容量一定的CACHE，相联度越高，则（）失效就越少。而（）失效和（）失效不受相联度的影响。9、答案内容冲突失效强制性容量8、试题内容（）失效不受CACHE容量的影响，但（）失效不受相联度的影响。9、答案内容强制性容量8、试题内容大小为N的直接映象CACHE的失效率约等于大小为（）的两路级相联CACHE的失效率，这称为（）规则。9、答案内容N/221的CACHE经验规则8、试题内容降低失效率最简单的方法是增加块大小，但增加块大小会产生双重作用，一方面减少了（）失效，另一方面增加了（）失效。9、答案内容强制性冲突8、试题内容在CACHE主存中，改进CACHE性能的某一方面是以损失另一方面性能为代价的。如增加CACHE块大小在降低失效率的同时增加（），而提高相联度在降低失效率的同时则是以增加（）为代价的。9、答案内容失效开销命中时间8、试题内容在降低失效率的方法中，具有两种命中时间的方法是（）；可以减少冲突失效次数，但又不影响时钟频率的方法是（）。9、答案内容伪相联CACHEVICTIMCACHE17一填空题8、试题内容对于采用预取技术来降低失效率的方法，目的是要使（），预取优化的主要对象是（）。9、答案内容执行指令和读取数据能重叠执行循环8、试题内容无需对硬件做任何改进就可以降低失效率的方法是（）。9、答案内容编译器优化8、试题内容在减少CACHE失效开销的方法中，请求字处理技术在以下两种情况下效果不大一是（），另一个是（）。9、答案内容CACHE块较小下一条指令正好访问同一CACHE块的另一部分8、试题内容在减少CACHE失效开销的方法中，CACHE失效时仍允许CPU进行其它的命中访问，这种技术称为（）技术。9、答案内容非阻塞CACHE8、试题内容对于两级CACHE来说，离CPU近的CACHE相比第二级CACHE，容量（），速度（）。9、答案内容小快8、试题内容CACHE设计的本质是在（）和（）这两个方面进行权衡。大部分优化措施都是在提高一方的同时损害另一方。9、答案内容快速命中减少失效次数8、试题内容两种减少命中时间的通用技术是（）和（）；另一种针对于写命中来减少命中时间的技术是（）。9、答案内容容量小、结构简单的CACHE虚拟CACHE写操作流水化8、试题内容主存的性能主要用（）和（）来衡量。9、答案内容延迟带宽8、试题内容虚拟存储器可以两类页式和段式；页式虚拟存储器把空间划分为（），称为页面；而段式虚拟存储器则把空间划分为（），称为段。9、答案内容大小相同的块可变长的块8、试题内容评价输入输出系统性能的参数主要有（）、（）、响应时间和吞量。9、答案内容连接特性I/O系统容量8、试题内容评价输入输出系统性能的参数主要有连接特性、I/O系统容量、（）和（）。9、答案内容响应时间吞量8、试题内容磁盘访问时间与以下4个时间有关（）、（）、传输时间和控18一填空题制器开销。9、答案内容寻道时间旋转时间8、试题内容磁盘访问时间与以下4个时间有关寻道时间、旋转时间、（）和（）。9、答案内容传输时间控制器开销8、试题内容磁盘的数据传输率有两个，一是（）的内部传输率，另一个是（）的外部传输率。9、答案内容从盘面到缓冲存储器从缓冲存储器到主机8、试题内容磁盘容量的提高通常用（）来衡量。9、答案内容面密度8、试题内容提高硬盘内部数据传输率的主要手段之一是（），另一种方法是（）。9、答案内容提高转速提高记录密度8、试题内容可靠性、（）和（）是衡量计算机系统可靠性的性能指标。9、答案内容可用性可信性8、试题内容在衡量计算机系统可靠性的性能指标中，（）是指系统正常工作时间在连续两次正常服务间隔时间中所占的比率。（）是指多大程度上可以合理地认为服务是可靠的。（）是指系统从初始状态开始一直提供服务的能力。9、答案内容可用性可信性可靠性8、试题内容盘阵列RAID技术的特点有速度快、（）、造价低廉和（）。9、答案内容容量大可靠性高8、试题内容在各级RAID的结构特点中，称为镜像盘的是（）。在各级RAID中，采用海明编码来进行错误检测和纠正的是（）。9、答案内容RAID1RAID28、试题内容总线按设备定时方式分类，可分为（）和（）总线两大类。9、答案内容同步异步8、试题内容USB的中文名称是（）。9、答案内容通用串行总线8、试题内容总线的主要缺点是。9、答案内容必须独占使用8、试题内容PCI的中文名称是（）。RAID的中文名称是（）。9、答案内容周边元件扩展接口廉价磁盘冗余阵列19一填空题8、试题内容按照FLYNN分类法，根据计算机中指令和数据的并行状况可把计算机分成单指令流单数据流、（）、（）和（）4类。9、答案内容SIMDMISDMIMD8、试题内容按照FLYNN分类法的4类机器中，其中（）这一类型实际是不存在的。（）已成为通用多处理机体系结构的选择。9、答案内容MISDMIMD8、试题内容多处理机的存储器体系结构分为（）和（）存储器体系结构两种。9、答案内容集中式共享或对称式共享分布式8、试题内容对于共享地址空间的多处理机，可用（）隐含地进行数据通信，因而可称为共享存储器机器。对于多个地址空间的多处理机，数据通信要通过（）完成。9、答案内容LOAD和STORE指令中的地址处理器间显式地传递消息8、试题内容在多处理机中，可根据存储器结构来区分机器，在（）机器中，只有一个单独的主存，这个主存对于各处理器的关系是对称的，从各处理器访问它的时间是相同的。9、答案内容集中式共享存储器结构或对称式共享存储器结构（SMP）机器或UMA机器8、试题内容对多个处理器维护一致性的协议称为CACHE一致性协议。实现CACHE一致性协议的关键是跟踪共享数据块的状态。目前有两类协议，即（）和（）9、答案内容监听协议目录协议20二判断题二、判断题（判断对错，正确的打，错误的打）8、试题内容在计算机诞生的头25年中，计算机性能增长相对缓慢。在这个过程中，体系结构发挥着唯一最为重要的作用。9、答案内容8、试题内容翻译和解释是语言实现的两种基本技术。翻译执行比解释花的时间多，但占用存储空间较少。9、答案内容8、试题内容翻译和解释是语言实现的两种基本技术。解释执行比翻译花的时间多，但占用存储空间较少。9、答案内容8、试题内容传统机器级所具有的属性是高级语言程序员所看不见的，即对高级语言程序员是透明的。9、答案内容8、试题内容对于传统机器语言程序员来讲，字符串运算指令和指令寄存器都是透明的。9、答案内容8、试题内容系统是否设浮点运算指令，对计算机体系结构是透明的。9、答案内容8、试题内容计算机系统由硬件和软件组成，从使用语言的角度上可将计算机系统看成是功能划分的关系结构。9、答案内容8、试题内容计算机系统由硬件和软件组成，从使用语言的角度上将计算机系统看成是功能划分的层次结构。9、答案内容8、试题内容从计算机语言的角度，把计算机系统按功能划分成多级层次结构，其中，第2级是操作系统虚拟机，第3级是汇编语言虚拟机。9、答案内容21二判断题8、试题内容从计算机语言的角度，把计算机系统按功能划分成多级层次结构，其中，第3级是操作系统虚拟机，第4级是汇编语言虚拟机。9、答案内容8、试题内容经典计算机体系结构概念的实质是计算机系统中软、硬件界面的确定，其界面之上由硬件和固件的功能实现，界面之下由软件的功能实现。9、答案内容8、试题内容经典计算机体系结构概念的实质是计算机系统中软、硬件界面的确定，其界面之上由软件的功能实现，界面之下由硬件和固件的功能实现。9、答案内容8、试题内容计算机实现指的是计算机系统结构的逻辑实现，包括机器级内的数据流和控制流的组成以及逻辑设计等。9、答案内容8、试题内容计算机组成指的是计算机系统结构的逻辑实现，包括机器级内的数据流和控制流的组成以及逻辑设计等。9、答案内容8、试题内容软硬件功能分配时，提高软件功能的比例会提高系统灵活性，也会提高解题速度。9、答案内容8、试题内容计算机的硬件和软件在组成上是等效的。9、答案内容8、试题内容计算机的硬件和软件在逻辑功能上是等效的。9、答案内容8、试题内容系列机应用软件应做到向前兼容，力争向下兼容。9、答案内容8、试题内容系列机应用软件应做到向后兼容，力争向上兼容。9、答案内容8、试题内容目前公认的相对可靠的性能评价方法，是使用真实程序的响应时间来衡量。9、答案内容8、试题内容系统CPU时间表示用户程序运行期间操作系统花费的CPU时间。9、答案内容8、试题内容经常用的基本单元功能，宜于用软件实现，以降低实现费用。22二判断题9、答案内容8、试题内容经常用的基本单元功能，宜于用硬件实现，以提高性能。9、答案内容8、试题内容程序的时间局部性是指程序即将用到的信息很可能与目前正在使用的信息在空间上相邻或者临近。9、答案内容8、试题内容MIPS常用来描述计算机的运算速度，其含义是每秒钟处理百万条指令。9、答案内容8、试题内容CPI是指程序执行过程中所处理的指令条数。9、答案内容8、试题内容计算机系统中提高并行性的3种途径中，资源重复是在并行性概念中引入时间因素，加快硬件周转而赢得时间。9、答案内容8、试题内容计算机系统中提高并行性的3种途径中，时间重叠是在并行性概念中引入时间因素，加快硬件周转而赢得时间。9、答案内容8、试题内容计算机系统中提高并行性的3种途径中，时间重叠是一种软件方法。9、答案内容8、试题内容并行处理机是依靠操作一级实现并行处理来提高系统速度的，它是属于MIMD类型计算机。9、答案内容8、试题内容计算机体系结构是一门研究计算机硬件结构的学科。9、答案内容8、试题内容早期的计算机系统结构是以运算器为中心的。9、答案内容8、试题内容计算机使用的语言是属软件范畴，与计算机体系结构无关。9、答案内容8、试题内容各种指令集结构之间最主要的区别是CPU中操作数的存储方法。9、答案内容23二判断题8、试题内容各种指令集结构之间最主要的区别是操作数的寻址方式。9、答案内容8、试题内容CPU中用来存储操作数的存储单元只有一组寄存器和累加器。9、答案内容8、试题内容CPU中用来存储操作数的存储单元主有堆栈、一组寄存器和累加器。9、答案内容8、试题内容指令中的操作数可以显式给出，也可以隐式地给出。9、答案内容8、试题内容对于累加器型指令集结构，由于累加器是唯一的暂存器，比较其它指令集结构而言，这种机器的存储器通信开销最大。9、答案内容8、试题内容对于堆栈型指令集结构，是一种表示计算的简单模型；指令短小。9、答案内容8、试题内容对于通用寄存器型指令集结构，减小了机器的内部状态；比较其它指令集结构而言，指令最为短小。9、答案内容8、试题内容对于通用寄存器型指令集结构，所有操作数均需命名，且显式表示，因而指令比较长。9、答案内容8、试题内容对于堆栈型指令集结构，是代码生成最一般的模型。9、答案内容8、试题内容通用寄存器型指令集结构在表达式求值方面，比其它类型指令集结构具有更大的灵活性。9、答案内容8、试题内容对于寄存器寄存器型这种通用寄存器型指令集结构，其主要优点是指令格式简单，指令字长固定，是一种简单的代码生成模型，各种指令的执行时钟周期数相近。9、答案内容8、试题内容对于存储器存储器型这种通用寄存器型指令集结构，其主要优点为是一种最紧密的编码方式，无需“浪费”寄存器保存变量。9、答案内容24二判断题8、试题内容对于寄存器存储器型这种通用寄存器型指令集结构，其主要优点为是一种最紧密的编码方式，无需“浪费”寄存器保存变量。9、答案内容8、试题内容对于三种通用寄存器指令集结构而言，完成相同功能的程序，指令条数最多的是寄存器寄存器型指令集结构。9、答案内容8、试题内容对于三种通用寄存器指令集结构而言，完成相同功能的程序，指令条数最多的是存储器存储器型指令集结构。9、答案内容8、试题内容一般说来，指令格式和指令字长越单一，则编译器的工作就越简单。9、答案内容8、试题内容如果指令集结构的指令格式和指令字长具有多样性，则可以有效降低程序的目标代码大小。但这种多样性也可能会增加编译器和CPU实现的难度。9、答案内容8、试题内容一般说来，指令格式和指令字长越单一，则编译器的工作就越复杂。9、答案内容8、试题内容在指令集结构中采用多种寻址方式可以显著地减少程序的指令条数。9、答案内容8、试题内容在指令集结构中采用多种寻址方式可能会增加实现的复杂度和使用这些寻址方式的指令的CPI。9、答案内容8、试题内容在指令集结构中采用多种寻址方式可以显著地减少程序的指令条数；同时也可能会降低实现的复杂度和减少这些寻址方式的指令的CPI。9、答案内容8、试题内容指令条数多，通常超过200条，是设计RISC的原则之一。9、答案内容8、试题内容INTEL80X86的指令集结构属于累加器型指令集结构。9、答案内容25二判断题8、试题内容INTEL80X86机器属于CISC。9、答案内容8、试题内容RISC指令集结构追求的目标是强化指令功能，减少程序的指令条数，以达到提高性能的目的。9、答案内容8、试题内容CISC指令集结构追求的目标是强化指令功能，减少程序的指令条数，以达到提高性能的目的。9、答案内容8、试题内容在CISC指令集结构中，由于各条指令功能的不均衡，不利于采用先进的计算机体系结构技术（如流水技术）来提高系统的性能。9、答案内容8、试题内容每条指令的功能应尽可能简单，并在一个机器周期内完成，是RISC指令集结构功能设计时所遵循的原则之一。9、答案内容8、试题内容每条指令的功能应尽可能简单，并在一个机器周期内完成，是RISC指令集结构功能设计时所遵循的原则之一。9、答案内容8、试题内容操作数表示是硬件可以直接识别和处理的数据类型。9、答案内容8、试题内容计算机即使只具有最简单的操作数表示，如只有整数（定点）表示法，也可以通过软件方法处理各种复杂的操作数类型。9、答案内容8、试题内容如果各种复杂的操作数类型均包含在操作数表示之中，会降低系统的效率，但是所花费的硬件代价也会降低。9、答案内容8、试题内容指令集格式的设计就是要确定操作码字段和地址码字段的大小及组合形式，以及各种寻址方式的编码方法。9、答案内容8、试题内容DLX指令集结构中，分支指令属于DLX的J类型指令格式。9、答案内容8、试题内容DLX指令集结构中，LOAD指令属于DLX的R类型指令格