n阱CMOS芯片的设计

0微电子技术综合实践设计报告题目N阱CMOS芯片的设计院系自动化与信息工程学院专业班级学生学号学生姓名指导教师姓名职称起止时间2014623201474成绩1目录1设计指标要求21任务22特性指标要求23结构参数参考值24设计内容22MOS器件特性分析31NMOS的参数设计与计算32PMOS的参数设计与计算43工艺流程分析51工艺流程框图52具体工艺流程分析54掺杂工艺参数计算141形成N阱的工艺参数计算142NMOS源漏区掺杂的工艺方法和工艺条件153PMOS源漏区掺杂的工艺方法和工艺条件164氧化层厚度的计算及验证175生长多晶硅栅膜186生长垫氧化层197生长场氧198生长栅氧化层199氮化硅1910磷硅玻璃20五工艺实施方案20六总结24七参考文献25附光刻掩膜版图纸21设计指标要求1任务N阱CMOS芯片制作工艺设计2特性指标要求N沟多晶硅栅MOSFET阈值电压VTN05V,漏极饱和电流IDSAT1MA,漏源饱和电压VDSAT3V，漏源击穿电压BVDS35V,栅源击穿电压BVGS20V,跨导GM2MS,截止频率FMAX3GHZ（迁移率N取600CM2/VS）P沟多晶硅栅MOSFET阈值电压VTP1V,漏极饱和电流IDSAT1MA,漏源饱和电压VDSAT3V，漏源击穿电压BVDS35V,栅源击穿电压BVGS20V,跨导GM05MS,截止频率FMAX1GHZ（迁移率P取220CM2/VS）3结构参数参考值P型硅衬底的电阻率为50CM；N阱CMOS芯片的N阱掺杂后的方块电阻为690/，结深为56M；PMOS管的源、漏区掺杂后的表面浓度11020CM3，结深为0305M；NMOS管的源、漏区掺杂后的表面浓度11020CM3，结深为0305M；场氧化层厚度为1M；垫氧化层厚度约为600；栅氧化层厚度为400；氮化硅膜厚约为1000；多晶硅栅厚度为40005000。4设计内容（1）MOS管的器件特性参数设计计算；（2）N阱CMOS芯片制作的工艺实施方案（包括工艺流程、方法、条件、结果；分析光刻工艺，画出整套光刻版示意图）；（3）掺杂工艺参数计算分析、设计实现N阱、PMOS和NMOS源漏区掺杂的工艺方法和工艺条件（给出具体温度、时间或剂量、能量等），并进行掩蔽3氧化膜、多晶硅栅膜等厚度验证2MOS器件特性分析MOS器件特性分析1NMOS的参数设计与计算由OXBGSTEV得MEVTBGSOX8610320，TC，7104592CMF，HZLFTGSN32MAX得L309再由AVWITSXODST2，式中DSTVGS，得543LW又SCGGNGSM，得6210L6210LMSFPOXSSDTNTQV2MAX7A108539CEDTA214FPSDTXVNVIATFP105LN2961CMQQSS3/0A210,CS4SADSNQLBV2M17093WL,取2PMOS参数设计与计算由OXBGSTEV得MTOX8610320OXTC，27/4591CFGHZLVFTGS2MA，得L43由MAWITSOXPDST2，得6589W又SVCVGTGSOXPGSM0，得2437L6589LVCQMSFNOXSOXSDTP0212MA7AX1064CENQDTSXDFNSDT5214VNVITFN407L5317/0CMNDSGSLQBV2673M402WL6,取3工艺流程分析1衬底制备CMOS集成电路通常制造在尽可能轻掺杂硼的P型（100）衬底上以减小衬底电阻，电阻率50CM。采用（100）晶向衬底是因为MOSFET工作电流为表面多子漂移电流，所以与载流子的表面迁移率有关，（100）的界衬底制备初始氧化N阱区光刻阱区注入氮化硅淀积光刻有源区场区氧化二氧化硅、氮化硅去除栅区氧化多晶硅淀积光刻多晶硅光刻N沟MOS管注入N沟MOS管形成源漏区光刻P沟MOS管注入P沟MOS管形成源漏区PSG淀积引线孔光刻铝淀积光刻淀积钝化层光刻压焊孔6面态密度最低，其表面迁移率最高，使得MOSFET可以有高的工作电流。2初始氧化N阱区掩蔽氧化介质膜的厚度取决于注入和退火的掩蔽需要。采用干氧湿氧干氧的方法。干氧氧化层结构致密，与光刻胶粘附性好，光刻质量好。湿氧来生长氧化层。氧化机理高温下，氧气与硅接触，氧气分子与其表面的硅原子反应生成SIO2起始层。由于起始氧化层会阻碍氧分子与SI表面的直接接触，其后的继续氧化是负氧离子扩散穿过已生成的SIO2向SI侧运动，到达SIO2SI界面进行反应，使氧化层加厚。3阱区光刻采用典型的常规湿法光刻工艺，包括涂胶、前烘，曝光，显影、坚膜，腐蚀，去胶；阱区光刻的工作目的是光刻出N阱区注入窗口。氧化层的刻蚀用HF与SIO2反应。P衬底SIO2P衬底74N阱注入N阱注入是该N阱硅栅COMS集成电路制造工艺流程序列中的第一次注入掺杂。工艺要求是形成N阱区。P5扩散，达到N阱所需阱深。6剥离阱区氧化层形成N阱。7生长SIO2,消除SISI3N4界面应力，第二次氧化。8LPCVD制SI3N4介质层。氨化反应，反应剂硅烷SIH4/二氯二氢硅SIH2CL2/四氯化硅SICL4和氨气P衬底P衬底N阱HF89有源区光刻第二次光刻。分别采用热H3PO4和HF刻蚀SI3N4和SIO2。10场区氧化有源区以外统称为场区，金属连线主要分布在场区。MOS晶体管之间就是靠场区的厚氧化层隔离。由于场区和有源区的氧化层厚度差别较大，为了避免过大的氧化层台阶影响硅片的平整度，进而影响金属连线的可靠性，MOS集成电路中采用硅的局部氧化方法即LOCOS工艺形成厚的场氧化层。场区氧化采用湿氧氧化，特点速度快。P衬底P衬底N阱N阱SI3N4911光刻法去除氮化硅和SIO2，第三次光刻。刻蚀后注入B调整阈值电压。12栅氧化采用干氧氧化，结构致密，均匀，重复性好。作为CMOS中的绝缘层，用来把CMOS栅极与下方源极、漏极以及源漏极间导电沟道隔离开来的氧化介质层。P衬底P衬底N阱N阱1013淀积多晶硅（CVD多晶硅薄膜工艺，硅烷两步分解）目前MOS晶体管大多采用高掺杂的多晶硅作为栅电极，简称为硅栅。硅栅工艺也叫做自对准工艺。因为多晶硅耐高温，可以经受离子注人后的退火激活温度，所以硅栅工艺是先制作好硅栅，然后以栅极图形为掩蔽进行注人，在栅极两侧形成源、漏区，实现了源栅漏自对准。14光刻多晶硅，第四次光刻，形成P沟MOS管和N沟MOS管的多晶硅，形成欧姆接触。P衬底P衬底N阱N阱多晶硅1115光刻N沟MOS管区域胶膜，第五次光刻。16在N沟MOS管区域注入磷，形成MOS管源区、漏区。为了有效的防止短沟道效应，在集成电路制造工艺中引入了轻掺杂漏工艺（LDD），当然这一步的作用不止于此，大质量材料和表面非晶态的结合形成的浅结有助于减少源漏间的沟道漏电流效应。同时LDD也是集成电路制造的基本步骤。为了防止大剂量的源漏注入过于接近沟道从而导致沟道过短甚至源漏连通，在CMOS的LDD注入之后要在多晶硅栅的两侧形成侧墙。侧墙的形成主要有两步1在薄膜区利用化学气相淀积设备淀积一层二氧化硅。2然后利用干法刻蚀工艺刻掉这层二氧化硅。由于所用的各向异性，刻蚀工具使用离子溅射掉了绝大部分的二氧化硅，当多晶硅露出来之后即可停止反刻，但这时并不是所有的二氧化硅都除去了，多晶硅的侧墙上保留了一部分二氧化硅。这一步是不需要掩膜的。PP衬底N阱1217光刻P沟MOS管区域胶膜，第六次光刻。18在P沟MOS管区域注入硼，形成P沟MOS管源区、漏区。B19淀积磷硅玻璃PSG。P衬底N阱P衬底N阱PSGPPNNNN1320引线孔光刻，第七次光刻。21真空蒸铝（PVD）22反刻铝P衬底P衬底N阱N阱PSGALPPNPPNNN1423淀积钝化保护层24压焊集成电路芯片的引出端压点（PAD）暴露出来，以便在芯片封装时使芯片上的压点和管壳的相应管脚（PIN）连接起来。4掺杂工艺参数计算1形成N阱的工艺参数计算形成N阱的工艺分两步先是浅结离子注入然后退火推进使N阱达到所需结深。（1）离子注入PBRCIN21MAXPJRXPPM213，0QQPP衬底N阱PNNP15P0MAXRQ4CR0690/，3170CCMBPP328219074CQMRP，08RP查图表可得E80KEV320MAX134CC0J（2）退火，推进离子注入后采用快速退火使杂质充分活化和晶体损伤最低，最后在T1200下进行推进达到结深要求。DTQCS0，常数AX2J21BS2CLN取T25H，当T950查图表可得321SCM0，S/C108D23A2607XJ515M2NMOS源漏区掺杂的工艺方法和工艺条件16PBPJRCRX21MAXLNPPM213取NMOS结深为045M，PPRR21603LN450PP128MR890,640KEVEP5图得查，KEVERP130图得查13的范围是21900MAX52CMQRCP得3PMOS源漏区掺杂的工艺方法和工艺条件取PMOS结深为045M，PPRR2170LN450PP312MR970,670KEVEKEVEPP75,52图得查图得查的范围是1721900MAX572CMQRCP得根据4氧化层厚度的计算及验证计算干氧、湿氧情况下14220BATX对于（111）硅，在1200下，对湿氧氧化MIN/0,52M,I0T干氧氧化IN621I,/17,0424TBA0591C晶向因子对于干氧氧化，MI/057,64BMA对于湿氧氧化N12842（1）30MIN干氧生成的SIO2的厚度120BATX0124M（2）120MIN湿氧生成的SIO2的厚度此时，表面已有0124M的SIO2，设用湿氧生成这样厚的氧化层所需时间为2T。（湿氧）氧化的起始氧化层对应的时间TBAXTO/2根据IN15218根据14220BATX可得MO169（3）30分钟干氧生成的SIO2的厚度此时，表面已有1169M的SIO2干氧生成这样厚的氧化层所需的时间为3TBAXTO/2根据，代入干氧氧化的参数，则第三次氧化的起始氧化层所对应时间IN51963T根据14220BATX可得MO1783即所求的氧化层厚度为1178M。验证掩蔽阱区注入的掩蔽膜的验证对于CMOS器件，最小的掩膜公式T1200,HSCDOX52/10224退火推进时间为MTOX568MIN1178M1154M，所以掩蔽膜有效，符合要求。5多晶硅栅膜采用LPCVD法淀积多晶硅淀积温度580630对应的淀积速度为12NMMIN1所以淀积厚度为TVD12NMMIN140MIN480NM4800A19与已知厚度40005000A相符。6生长600的垫氧化层对于径向T1100时选择干氧氧化MIN564IN,/1054,154TBMA20TXIN73T7生长场氧厚度为1M对于径向T1100时选择湿氧氧MIN0I,/1085,02TBA2TXIN4139T8生长334的栅氧化层对于径向T1100时选择干氧氧化MIN2IN,/1095,2704TBMATXIN963T9氮化硅采用LPCVD法淀积氮化硅淀积温度700800对应的淀积速度为6NMMIN1TVD6NMMIN118MIN102NM1080A20与已知厚度1000A相近，符合。10磷硅玻璃采用LPCVD法淀积磷硅玻璃淀积温度359450对应的淀积速度为15NMMIN1TVD15NMMIN110MIN150NM五工艺实施方案工艺步骤工艺名称工艺目的设计目标结构参数工艺方法工艺条件1衬底选择衬底电阻率CM50晶向（100）2初始氧化为N阱形成提供掩蔽厚度M178干氧湿氧干氧干氧1200度，30MIN湿氧1200度，120MIN干氧1200度30MIN213一次光刻为磷提供扩散窗口普通曝光正胶4离子注入注入形成N阱R690/离子注入PKEVE8031974CMQ5退火推进达到N阱所需深度结深565M方块电阻690/有限表面源扩散950THT26二次氧化作为氮化硅膜的缓冲层膜厚600干氧氧化120TC9MINT7氮化硅膜淀积作为光刻有源区的掩蔽膜膜厚1000LPCVD750T18MIN228二次光刻为磷扩散提供窗口光刻有源区正胶9场氧利用氮化硅的掩蔽，在没有氮化硅、经离子注P入的区域生成一层场区氧化层M1厚度湿氧氧化，120TC95水温。10三次光刻除N阱中有源区的氮化硅和二氧化硅层普通曝光负胶11离子注入调整阈值电压注入B12栅极氧化形成栅极氧化层厚度400干氧120TCMIN6T13多晶硅淀淀积多晶硅层厚度4000LPCVDT600I40T23积14四次光刻形成NMOS和PMOS多晶硅栅普通曝光正胶15五次光刻光刻出NMOS有源区的扩散窗口16离子注入形成NMOS有源漏区表面浓度3201CM结深注入PKEVE15033902CMQ17六次光刻光刻出PMOS有源区的扩散窗口普通曝光正胶18离子注入形成PMOS有源漏区表面浓度3201CM结深注入BKEVE5723190CMQ19淀积磷硅玻璃保护LPCVD60TC1MINT20七次刻金属化的接触孔普通曝光正胶246总结两周的课程设计结束了，在这次的课程设计中不仅检验了我所学习的知识，也培养了我如何去把握一件事情，如何去做一件事情，又如何完成一件事情。在设计过程中，与同学分工设计，和同学们相互探讨，相互学习，相互监督。学会了合作，学会了运筹帷幄，学会了宽容，学会了理解，也学会了做人与处世。同时我认为我们的工作是一个团队的工作，团队需要个人，个人也离不开团队，必须发扬团结协作的精神。某个人的离群都可能导致导致整项工作的失败。实习中只有一个人知道原理是远远不够的，必须让每个人都知道,否则一个人的错误，就有可能导致整个工作失败。团结协作是我们实习成功的一项非常重要的保证。而这次实习也正好锻炼我们这一点，这也是非常宝贵的。对我们而言，知识上的收获重要，精神上的丰收更加可喜。挫折是一份财富，经历是一份拥有。这次实习必将成为我人生旅途上一个非常美好的回忆课程设计是我们专业课程知识综合应用的实践训练，着是我们迈向社会，从事职业工作前一个必不少的过程”千里之行始于足下”，通过这次课程设计，我深深体会到这句千古名言的真正含义我今天认真的进行课程设计，学会脚踏实地迈开这一步，就是为明天能稳健地在社会大潮中奔跑打下坚实的基础通过这次模具设计，本人在多方面都有所提高。在设计过程中虽然遇到了一些光刻21蒸铝、反刻铝淀