基于FPGA的I2C串行总线接口电路设计

草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼本科毕业设计（论文）题目基于FPGA的I2C串行总线接口电路设计草鱼草鱼草鱼学生姓名PORK草鱼草鱼草鱼草鱼草鱼草鱼史俊达草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼专草鱼草鱼草鱼草鱼业PORK集成电路设计及集成系统草鱼指导教师PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼黄静草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼完成日期PORK草鱼草鱼草鱼草鱼草鱼2013/5/30草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼诚草鱼信草鱼承草鱼诺草鱼书草鱼草鱼本人承诺PORK所呈交的论文是本人在导师指导下进行的研究成果。草鱼除了文中特别加以标注和致谢的地方外，鲤鱼论文中不包含其他人已发表或撰写过的研究成果。草鱼参与同一工作的其他同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼签草鱼草鱼名PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼日草鱼期PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼本论文使用授权说明草鱼草鱼本人完全了解南通大学有关保留、PORK使用学位论文的规定，鲤鱼即PORK学校有权保留论文及送交论文复印件，鲤鱼允许论文被查阅和借阅；PORK学校可以公布论文的全部或部分内容。草鱼草鱼（保密的论文在解密后应遵守此规定）草鱼草鱼学生签名PORK草鱼草鱼草鱼草鱼草鱼草鱼指导教师签名PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼日期PORK草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼南通大学毕业设计（论文）I摘草鱼草鱼草鱼草鱼要草鱼I2CINTER草鱼INTEGRATED草鱼CIRCUITS总线是PHILIPS公司开发的用于芯片之间连接的串行总线。草鱼现场可编程门阵列FPGA设计灵活、PORK速度快，鲤鱼在数字专用集成电路的设计中得到了广泛的应用。草鱼I2C串行总线接口电路设计的主要任务是根据I2C时序协议用VERILOG草鱼HDL语言对I2C总线接口电路的描述，鲤鱼其目的是通过在FPGA上来实现I2C接口电路来领会复杂数字电路的设计思路和理念。草鱼草鱼在对I2C总线的研究现状与发展进行了深入的调研的基础上，鲤鱼论文着重阐述了在FPGA上实现随机读/写的I2C接口电路的设计方案。草鱼首先，鲤鱼论文简单介绍了硬件描述语言（VERILOG草鱼HDL）与现场可编程门阵列（FPGA）。草鱼其次，鲤鱼论文详细说明了I2C串行总线内部结构和数据传输格式及其时序协议。草鱼基于此，鲤鱼论文重点阐述了接口电路的设计方案以及在FPGA开发板上与外围I2C接口器件E2PROM实现数据传输的仿真与测试。草鱼经过多次实验验证，鲤鱼I2C总线接口电路已通过行为级仿真和综合及布局布线后门级时序仿真，鲤鱼满足系统要求。草鱼最后，鲤鱼论文对所得的研究成果进行了总结。草鱼草鱼草鱼关键词PORK草鱼VERILOG_HDL；PORKFPGA；PORKI2C串行总线；PORK随机读/写；PORKE2PROM草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼ABSTRACT草鱼I2C草鱼INTER草鱼INTEGRATED草鱼CIRCUITS草鱼BUS草鱼IS草鱼DEVELOPED草鱼BY草鱼PHILIPS草鱼FOR草鱼THE草鱼CONNECTION草鱼BETWEEN草鱼THE草鱼CHIP草鱼SERIAL草鱼BUS草鱼IN草鱼THE草鱼DIGITAL草鱼ASIC草鱼DESIGN,草鱼FIELDPROGRAMMABLE草鱼GATE草鱼ARRAY草鱼FPGA草鱼DESIGN草鱼南通大学毕业设计（论文）IIHAS草鱼BEEN草鱼WIDELY草鱼USED草鱼BECAUSE草鱼OF草鱼ITS草鱼FLEXIBILITY草鱼AND草鱼HIGH草鱼SPEED草鱼THE草鱼MAIN草鱼TASK草鱼OF草鱼I2C草鱼SERIAL草鱼BUS草鱼INTERFACE草鱼CIRCUIT草鱼DESIGN草鱼IS草鱼BASED草鱼ON草鱼THE草鱼I2C草鱼TIMING草鱼AGREEMENT草鱼WITH草鱼VERILOG草鱼HDL草鱼LANGUAGE草鱼DESCRIPTION草鱼OF草鱼THE草鱼I2C草鱼BUS草鱼INTERFACE草鱼CIRCUIT,草鱼WHICH草鱼AIMS草鱼TO草鱼ACHIEVE草鱼I2C草鱼INTERFACE草鱼CIRCUIT草鱼UP草鱼TO草鱼COMPREHEND草鱼COMPLEX草鱼DIGITAL草鱼CIRCUIT草鱼DESIGN草鱼IDEAS草鱼AND草鱼CONCEPTS草鱼THROUGH草鱼THE草鱼FPGA草鱼BASED草鱼ON草鱼THE草鱼INDEPTH草鱼RESEARCH草鱼OF草鱼THE草鱼I2C草鱼BUS草鱼STATUS草鱼AND草鱼DEVELOPMENT,草鱼THE草鱼DESIGN草鱼SCHEME草鱼OF草鱼THE草鱼RANDOM草鱼READ/WRITE草鱼I2C草鱼INTERFACE草鱼CIRCUIT草鱼ON草鱼FPGA草鱼WAS草鱼UNDERLINED草鱼IN草鱼THE草鱼PAPER草鱼FIRST,HARDWARE草鱼DESCRIPTION草鱼LANGUAGE草鱼VERILOG草鱼HDL草鱼AND草鱼FIELDPROGRAMMABLE草鱼GATE草鱼ARRAY草鱼FPGA草鱼WERE草鱼INTRODUCED草鱼SLIGHTLY草鱼IN草鱼THE草鱼PAPER草鱼SECOND,草鱼THE草鱼INTERNAL草鱼STRUCTURE草鱼AND草鱼DATA草鱼TRANSMISSION草鱼FORMAT草鱼OF草鱼I2C草鱼SERIAL草鱼BUS草鱼AND草鱼ITS草鱼TIMING草鱼PROTOCOL草鱼WERE草鱼ILLUSTRATED草鱼IN草鱼THE草鱼PAPER草鱼IN草鱼DETAIL草鱼BASED草鱼ON草鱼THIS,草鱼THE草鱼INTERFACE草鱼CIRCUIT草鱼DESIGN草鱼IN草鱼FPGA草鱼DEVELOPMENT草鱼BOARD草鱼WAS草鱼EMPHASIZED草鱼IN草鱼THE草鱼PAPERAS草鱼WELL草鱼AS,草鱼THE草鱼SIMULATION草鱼AND草鱼TEST草鱼OF草鱼DATA草鱼TRANSMISSION草鱼WITH草鱼PERIPHERAL草鱼DEVICES草鱼E2PROM草鱼WITH草鱼I2C草鱼INTERFACE草鱼WERE草鱼STRESSED草鱼AFTER草鱼SEVERAL草鱼EXPERIMENTS,草鱼I2C草鱼BUS草鱼INTERFACE草鱼CIRCUIT草鱼HAS草鱼PASSED草鱼THE草鱼BEHAVIORAL草鱼LEVEL草鱼SIMULATION草鱼AND草鱼SYNTHESIS草鱼AND草鱼LAYOUTLEVEL草鱼TIMING草鱼SIMULATION草鱼BACKDOOR草鱼TO草鱼MEET草鱼SYSTEM草鱼REQUIREMENTS草鱼FINALLY,草鱼THE草鱼RESEARCH草鱼RESULTS草鱼WERE草鱼SUMMARIZED草鱼草鱼KEYWORDS草鱼VERILOG_HDLPORK草鱼FPGAPORK草鱼I2CSERIAL草鱼BUS草鱼PORK草鱼RANDOM草鱼READ草鱼/WRITEPORK草鱼E2PROM草鱼草鱼南通大学毕业设计（论文）III目草鱼草鱼录草鱼摘草鱼草鱼草鱼草鱼要I草鱼ABSTRACTII草鱼第一章草鱼绪草鱼草鱼论1草鱼11本课题研究的意义1草鱼12研究领域现状1草鱼13发展趋势1草鱼14草鱼所做的主要工作2草鱼第二章草鱼VERILOG草鱼HDL和FPGA的综述3草鱼21草鱼硬件描述语VERILOG草鱼HDL3草鱼211草鱼VERILOG草鱼HDL简介3草鱼212草鱼VERILOG草鱼HDL的发展3草鱼213草鱼VERILOG草鱼HDL用途3草鱼22草鱼现场可编程门阵列FPGA3草鱼221草鱼FPGA的概要3草鱼222草鱼FPGA的基本组成4草鱼223草鱼FPGA的基本特点4草鱼第三章草鱼I2C串行总线简介6草鱼31草鱼I2C串行总线的概述6草鱼32草鱼I2C总线特征6草鱼33草鱼I2C总线的数据位传输7草鱼331草鱼有效数据位的规定7草鱼332草鱼起始和终止信号7草鱼34草鱼I2C总线上的数据传输8草鱼341草鱼数据字节格式8草鱼342草鱼应答确认8草鱼343草鱼I2C总线的工作模式9草鱼35草鱼I2C总线的工作流程9草鱼351草鱼I2C总线的写操作9草鱼352草鱼I2C总线的读操作10草鱼南通大学毕业设计（论文）IV36草鱼仲裁和时钟同步10草鱼361草鱼时钟同步10草鱼362草鱼数据仲裁11草鱼第四章草鱼I2C串行总线接口电路设计13草鱼41草鱼I2C串行总线接口电路的性能指标13草鱼42草鱼I2C串行总线接口电路的设计平台13草鱼43草鱼I2C串行总线接口电路的设计方案13草鱼431草鱼I2C串行总线接口电路的框图设计13草鱼432草鱼I2C串行总线接口电路的内部模块设计14草鱼433草鱼I2C串行总线接口电路各模块的程序设计方法14草鱼44草鱼I2C串行总线接口电路程序的综合16草鱼第五章草鱼I2C串行接口电路仿真与FPGA开发板测试18草鱼51草鱼电路仿真测试平台18草鱼511电路仿真工具18草鱼512电路开发板测试仪器18草鱼513草鱼外部测试芯片19草鱼52草鱼外围电路的构建22草鱼521草鱼E2PROM电路构建22草鱼522草鱼完整的测试电路23草鱼53草鱼I2C串行接口电路仿真结果24草鱼531草鱼I2C串行接口电路写数据的功能仿真24草鱼532草鱼I2C串行接口电路读数据功能仿真25草鱼533草鱼I2C串行接口电路写数据时序仿真26草鱼534草鱼I2C串行接口电路读数据时序仿真26草鱼535草鱼E2PROM行为模块的反馈信息图27草鱼54草鱼I2C串行接口电路FPGA测试结果27草鱼结束语32草鱼参考文献33草鱼致草鱼草鱼谢34草鱼附草鱼草鱼录35草鱼草鱼南通大学毕业设计（论文）V草鱼南通大学毕业设计（论文）1第一章草鱼草鱼绪草鱼草鱼论草鱼11本课题研究的意义草鱼随着电子科技的迅速发展，鲤鱼需要相互通信及与外界通信的IC电路变得越来越复杂。草鱼为了简化电路设计，鲤鱼PHILIPS公司开发了一种双向二线的串行I2C总线（INTEL草鱼INTEGRATED草鱼CIRCUIT草鱼BUS）。草鱼该总线具有通讯效率高、PORK传输线少等特点。草鱼因为其简单的接口、PORK控制简便，鲤鱼使用I2C总线的电子电路设计工程师日益增多。草鱼I2C总线只提供两根线进行通信，鲤鱼所有具有I2C接口的器件都可以挂在这两根线上直接通信。草鱼草鱼目前，鲤鱼IC制造商提供的I2C总线应用芯片的功能越来越强大。草鱼I2C总线由主器件控制,增加额外的I2C控制器需要额外的印制板面积，鲤鱼增加了成本。草鱼因此，鲤鱼在一些特殊应用条件下，鲤鱼使用一种利用应用广泛的现场可编程门阵列FPGA实现与I2C总线器件无缝连接的方法，鲤鱼将是更为经济的解决方案。草鱼草鱼根据I2C总线的通讯协议，鲤鱼在ALTERA草鱼公司的EP2C35F672C6型号的FPGA上实现与具有I2C接口的外围芯片进行通信，鲤鱼具有易调试、PORK灵活配置、PORK高速传输等优点，鲤鱼这样大大地缩减了电路系统的开发时间。草鱼草鱼12研究领域现状草鱼单片机应用系统正向小型化、PORK高可靠性、PORK低功耗等方向发展。草鱼在一些功能较多的电路系统中，鲤鱼经常需扩展多个外围接口器件。草鱼如果采用传统的并行传输方式，鲤鱼传输时间是缩短了，鲤鱼但也增加了系统资源的消耗和系统的复杂度，鲤鱼关键是功耗的增大和成本的增加。草鱼现在，鲤鱼许多公司采用了PHILIPS公司开发的I2C总线，鲤鱼使单片机系统电路结构的复杂度大大减小，鲤鱼并且增加了硬件的灵活性，鲤鱼缩短了产品开发周期，鲤鱼降低了成本。草鱼草鱼自从I2C总线成为国际通用的总线标准后，鲤鱼I2C总线因为具有扩展方便、PORK协议完善、PORK支持芯片多和连线少等优点，鲤鱼已经被很多集成电路厂商集成到微控制器集成电路中。草鱼I2C总线的应用涉及通信、PORK控制、PORK家电、PORK消费电子等众多领域，鲤鱼在很多器件上都配备有I2C草鱼总线接口，鲤鱼而且功能日益强大。草鱼草鱼13发展趋势草鱼I2C总线以其结构简单、PORK通信功能可制定、PORK高抗干扰性、PORK传输速度快等特点获得了广泛的应用。草鱼I2C总线控制器是MPU与I2C器件之间的桥梁，鲤鱼它负责接收处理器的数据、PORK地址以及控制信号，鲤鱼而且反馈I2C器件的状态和数据给处理器，鲤鱼实现处理器与I2C器件之间的通信。草鱼草鱼PHILIPS公司除了生产具有I2C总线接口的单片机外，鲤鱼还推出了许多具备I2C总线的外部接口芯片，鲤鱼如AT24CXX系列的EEPROM、PORK128字节的SRAM芯片PCF8571、PORK日历时钟芯片南通大学毕业设计（论文）2PCF8563、PORK4位LED驱动芯片SAA1064、PORK160段LCD驱动芯片PCF8576等多种类多系列接口芯片。草鱼草鱼随着可编程器件的飞速发展，鲤鱼用FPGA器件实现I2C总线控制器接口的设计可以带来很多方面的便利。草鱼草鱼14草鱼所做的主要工作草鱼由于现场可编程逻辑门阵列（FPGA）作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，鲤鱼既解决了定制电路的不足，鲤鱼又克服了原有可编程器件门电路数有限的缺点，鲤鱼深受硬件电路设计人员的喜爱，鲤鱼大大缩减了电路开发时间5。草鱼本论文要求在FPGA上实现I2C串行总线接口电路，鲤鱼要求实现基本的随机读写功能和显示、PORK编写电路测试模块。草鱼草鱼全文共分为五章，鲤鱼各章节的主要内容安排如下PORK草鱼第一章为绪论，鲤鱼简要介绍了I2C串行总线接口电路的研究背景、PORK意义和目前国内外研究现状。草鱼草鱼第二章对硬件描述语言VERILOG草鱼HDL和现场可编程逻辑门阵列FPGA的综述，鲤鱼其中包括硬件描述语言VERILOG草鱼HDL及FPGA的起源、PORK发展、PORK应用等；PORKVERILOG草鱼HDL语言与FPGA的开发板的结合在现在的半定制电路中应用很广泛，鲤鱼这样可以省去不少开发全定制的时间和成本等。草鱼草鱼第三章对I2C串行总线接口电路进行了介绍，鲤鱼了解I2C串行总线的概念和其工作时序协议，鲤鱼其中包括I2C串行总线接口的内部结构。草鱼草鱼第四章阐述了I2C随机读/写串行接口电路设计，鲤鱼首先说明了I2C随机读/写串行接口电路的设计框图，鲤鱼同时对这个电路进行分模块设计。草鱼遵循自顶向下（TOP_DOWN）设计理念，鲤鱼将复杂的时序电路分解成几个简单的小模块，鲤鱼使设计流程清晰化，鲤鱼这样也便于测试。草鱼草鱼第五章为I2C随机读/写串行接口电路的仿真和测试，鲤鱼分别用软件对电路进行功能、PORK时序仿真和在FPGA开发板上测试。草鱼最后，鲤鱼把测试结果与实际值进行比较，鲤鱼进一步地确认电路的正确性。草鱼草鱼草鱼草鱼第二章草鱼VERILOG草鱼HDL和FPGA的综述草鱼21草鱼硬件描述语VERILOG草鱼HDL草鱼211草鱼VERILOG草鱼HDL简介草鱼VERILOG草鱼HDL是一种描述硬件的语言，鲤鱼可以用文本编程的形式来描述硬件的内部结构和行为。南通大学毕业设计（论文）3草鱼它可以表示逻辑电路图、PORK逻辑表达式，鲤鱼还可以表示数字逻辑系统所完成的逻辑功能。草鱼VERILOG草鱼HDL由GATEWAY草鱼DESIGN草鱼AUTOMATION公司开发的。草鱼现在，鲤鱼VERILOG草鱼HDL和VHDL一样也是世界上最流行的两种硬件描述语言之一，鲤鱼已经成为为IEEE标准。草鱼草鱼212草鱼VERILOG草鱼HDL的发展草鱼VERILOG草鱼HDL语言原来是由GATEWAY草鱼DESIGN草鱼AUTOMATION公司于1983年为其模拟器产品开发的硬件建模语言，鲤鱼它还只是一种专用语言2。草鱼随着他们的模拟、PORK仿真器产品被电子业界广泛使用，鲤鱼VERILOG草鱼HDL作为一种便于使用而且实用的语言开始被越来越多的电路设计者所接受2。草鱼VERILOG草鱼HDL语言在一次增加语言普及性的活动中被推向公众领域。草鱼1992年，鲤鱼OPEN草鱼VERILOG草鱼INTERNATIONAL决定推广VERILOG草鱼OVI标准成为IEEE标准,这一推广最终获得了成功。草鱼于1995年，鲤鱼VERILOG草鱼语言成为IEEE标准，鲤鱼称为IEEE草鱼STD草鱼136419952。草鱼草鱼213草鱼VERILOG草鱼HDL用途草鱼VERILOG草鱼HDL是目前应用最为广泛的硬件描述语言，鲤鱼用于从算法级、PORK门级到开关级的多种抽象设计层次的数字系统建模14。草鱼被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间14。草鱼数字系统能够按层次描述，鲤鱼并可在相同描述中显式地进行时序建模14。草鱼草鱼VERILOG草鱼HDL可以用来进行各种层次的逻辑设计，鲤鱼也可以进行数字系统的逻辑综合，鲤鱼仿真验证和时序分析等14。草鱼草鱼22草鱼现场可编程门阵列FPGA草鱼现场可编程门阵列（FIELD草鱼PROGRAMMABLE草鱼GATE草鱼ARRAYPORKFPGA），鲤鱼它是在PAL、PORKGAL、PORKCPLD等可编程器件的基础上进一步发展的产物。草鱼它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，鲤鱼既解决了定制电路的不足，鲤鱼又克服了原有可编程器件门电路数有限的缺点5。草鱼草鱼221草鱼FPGA的概要草鱼目前以硬件描述语言（VERILOG或VHDL）描述的逻辑电路，鲤鱼可以利用逻辑综合和布线工具软件，鲤鱼快速地烧录至FPGA上进行测试，鲤鱼这一过程是现代草鱼集成电路设计验证的技术主流5。草鱼这些可编程逻辑元件可以被用来实现一些基本的逻辑门数字电路（比如与门、PORK或门、PORK异或门、PORK非门）或者更复杂一些的组合逻辑功能，鲤鱼比如译码器等19。草鱼大多数的FPGA里面包含记忆元件，鲤鱼例如触发器（FLIPFLOP）或者其他更加完整的记忆块，鲤鱼从而构成时序逻辑电路19。草鱼草鱼电路系统设计人员可以根据需要，鲤鱼通过编程下载的方式，鲤鱼把FPGA内部的逻辑块连接起来，鲤鱼这样就完成了在FPGA芯片里构建你所要的电路。草鱼FPGA内部的逻辑块和连接可以随着设计南通大学毕业设计（论文）4者的需要而改变，鲤鱼所以FPGA能够成为数字电路设计人员在半定制电路中的第一选择。草鱼草鱼一般来说，鲤鱼FPGA比专用集成电路（ASIC）的速度要慢一点，鲤鱼无法完成更复杂的设计，鲤鱼并且能耗也大。草鱼但是，鲤鱼FPGA具有可以快速成品，鲤鱼而且其内部逻辑可以被设计者反复修改的优点。草鱼此外，鲤鱼用FPGA调试的成本较低。草鱼草鱼222草鱼FPGA的基本组成草鱼静态随机存取存储器（SRAM）PORK基于静态内存STATIC草鱼MEMORY技术，鲤鱼系统内可编程化和再程序化（REPROGRAMMABLE），鲤鱼须要外部启动元件（EXTERNAL草鱼BOOT草鱼DEVICES）CMOS。草鱼草鱼ANTIFUSEPORK可烧录一次。草鱼通常为CMOS。草鱼草鱼PROM（一次性可编程EPROM）PORK可编程化只读存储器技术，鲤鱼可烧录一次。草鱼使用塑料封装，鲤鱼无窗，鲤鱼不能清除内容。草鱼草鱼EPROMPORK可清除可编程化只读存储器技术，鲤鱼有窗，鲤鱼经紫外线照射可清除内容。草鱼草鱼EEPROMPORK可电气清除可编程化只读存储器技术，鲤鱼可用电气信号清除内容。草鱼草鱼闪存PORK一种特殊的EEPROM。草鱼草鱼熔丝PORK可烧录一次。草鱼通常为双极性的。草鱼草鱼223草鱼FPGA的基本特点草鱼采用FPGA设计ASIC电路，鲤鱼用户无需投片生产，鲤鱼就能得到组合的芯片。草鱼草鱼做半定制电路的样品。草鱼草鱼内部有大量的触发器和I/O引脚。草鱼草鱼电路设计周期短、PORK开发成本低、PORK风险小。草鱼草鱼采用高速、PORK功耗低的CHMOS工艺，鲤鱼兼容CMOS、PORKTTL电平。草鱼草鱼能提高系统集成度和可靠性。草鱼草鱼FPGA内部RAM中的程序控制其工作过程。草鱼工作时，鲤鱼只需对片内的RAM进行编程，鲤鱼就可以实现不同的功能。草鱼草鱼加电时，鲤鱼FPGA芯片将EPROM中数据读入片内编程RAM中，鲤鱼完成配置后，鲤鱼FPGA进入工作状态3。草鱼掉电后，鲤鱼FPGA恢复成空白片，鲤鱼内部逻辑关系消失3。草鱼因此，鲤鱼FPGA能够反复使用。草鱼FPGA的编程无须专用的FPGA编程器，鲤鱼只须用通用的EPROM、PORKPROM编程器即可。草鱼当需要修改FPGA功能时，鲤鱼只需换一片EPROM即可3。草鱼这样，鲤鱼同一片FPGA，鲤鱼不同的编程数据，鲤鱼可以产生不同的电路功能3。草鱼因此，鲤鱼FPGA的使用非常灵活。草鱼草鱼草鱼草鱼草鱼南通大学毕业设计（论文）8草鱼南通大学毕业设计（论文）10草鱼南通大学毕业设计（论文）11草鱼南通大学毕业设计（论文）12草鱼南通大学毕业设计（论文）13草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼第三章草鱼草鱼I2C串行总线简介草鱼31草鱼I2C串行总线的概述草鱼I2C（INTER草鱼INTEGRATED草鱼CIRCUIT）总线是由PHILIPS公司开发的两线式串行总线，鲤鱼用于连接微控制器及其外围设备，鲤鱼是具备多主机系统所需的包括总线裁决和高低速器件同步功能的高性能串行总线8。草鱼草鱼I2C总线也是微电子通信控制领域广泛采用的一种总线标准。草鱼它不同于普通的同步通信，鲤鱼具有输出线少，鲤鱼容易控制，鲤鱼传输速率快，鲤鱼抗干扰强等优点。草鱼草鱼I2C总线定义了两根线PORK串行数据线SDA和串行时钟线SCL。草鱼如图31是I2C总线系统南通大学毕业设计（论文）14的示意图。草鱼图中的单片机、PORKSRAM或E2PROM、PORKA/D或D/A转换器以及其他I2C外围设备都有它们各自的地址。草鱼在数据传输过程中，鲤鱼通信双方分别称为I2C主控I2C_MASTER和I2C从设I2C_SLAVE，鲤鱼都可以作数据发送端和接收端。草鱼草鱼图31草鱼带有微控制器的I2C总线配置草鱼迄今为止，鲤鱼飞利浦已开发出150余种，鲤鱼包括CMOS和双极型I2C总线兼容IC，鲤鱼所有符合标准的I2C总线接口的设备，鲤鱼通过简单的双向两线总线，鲤鱼以实现有效的控制和IC之间的通信。草鱼草鱼32草鱼I2C总线特征草鱼I2C总线是通过双向串行时钟线SCL和双向串行数据线SDA在器件之间传递信息的。草鱼SDA、PORKSCL的输出级必须是开漏或者开集电极输出，鲤鱼并在两根线上分别通过上拉电阻接到正电源，鲤鱼以实现“线与”功能。草鱼如图32草鱼当总线处于空闲状态，鲤鱼SDA、PORKSCL均保持为高电平。草鱼挂在总线上每个器件都有自己对应的唯一地址，鲤鱼用来发送数据或接收数据。草鱼当主器件掌控总线时，鲤鱼为实现数据的传输，鲤鱼主器件需要产生传输所需的时钟；PORK被寻址的器件只能作为从器件。草鱼在标准模式下，鲤鱼I2C总线上数据的传输速率可达100KBIT/S，鲤鱼在快速模式下可达400KBIT/S，鲤鱼在高速模式下可达34MBIT/S7。草鱼总线电容400PF及地址的寻址范围决定连接到总线的器件数量。草鱼草鱼草鱼草鱼草鱼草鱼草鱼图32草鱼I2C标准模式器件和快速模式器件连接到I2C总线草鱼草鱼在复杂的系统中，鲤鱼可能有多台主机同时启动总线，鲤鱼进行传输数据。草鱼通过总线仲裁，鲤鱼就可以很好地控制哪一台主机来控制总线。草鱼草鱼33草鱼I2C总线的数据位传输草鱼331草鱼有效数据位的规定草鱼南通大学毕业设计（论文）15I2C总线进行数据传输时，鲤鱼串行时钟为高电平期间，鲤鱼数据线上的数据必须保持稳定，鲤鱼只有在串行时钟为低电平期间，鲤鱼才允许数据线上的数据进行变化（即PORK高电平变低电平状态或者低电平变高电平状态）,如图33。草鱼草鱼草鱼图33草鱼I2C总线的数据位传输草鱼草鱼332草鱼起始和终止信号草鱼串行时钟SCL为高电平期间，鲤鱼串行数据SDA出现下降沿，鲤鱼则表示本次传输的起始信号；PORKSCL线为高电平期间，鲤鱼SDA线出现上升沿，鲤鱼则表示本次传输的终止信号,如图34。草鱼草鱼草鱼主机负责向从设发送启动和停止信号，鲤鱼产生启动信号后，鲤鱼SDA总线被占用；PORK产生停止信号后，鲤鱼总线就释放总线。草鱼（即PORK处于空闲状态）。草鱼草鱼草鱼草鱼草鱼图34草鱼启动和停止信号草鱼34草鱼I2C总线上的数据传输草鱼341草鱼数据字节格式草鱼发送至SDA线上的每个字节必须为8位，鲤鱼每次传输的字节数不受限制，鲤鱼每个字节后必须跟一位响应。草鱼被发送的数据第一位就是最高有效的数据位（MSB）。草鱼如图35。草鱼如果接收器在传输途中去做其他事（比如PORK做一些中断程序），鲤鱼接收器将把SCL拉低，鲤鱼直到处理好它的事情后才释放SCL，鲤鱼继续接收数据，鲤鱼在SCL被拉低的期间，鲤鱼主器件处于等待状态。草鱼草鱼草鱼南通大学毕业设计（论文）16图35草鱼数据字节格式草鱼342草鱼应答确认草鱼每次发送的8位数据必须跟一位应答，鲤鱼此应答对应的时钟周期还是由主器件来产生。草鱼在这个时钟周期里，鲤鱼主器件要释放SDA，鲤鱼由从器件控制，鲤鱼主器件在这个期间需要检测从器件有没有发送应答信号。草鱼草鱼从器件必须在这个时钟周期的低电平期间拉低SDA，鲤鱼这样主器件才能在时钟高电平期间检测到应答信号。草鱼当然，鲤鱼SDA的建立时间和保持时间也要考虑在内。草鱼草鱼产生起始位后，鲤鱼总线就处于忙碌状态，鲤鱼产生停止位后，鲤鱼总线就进入空闲状态。草鱼在读数据时，鲤鱼主机接收到最后一个字节就不产生响应位SDA1，鲤鱼以此告知从设不要再发送数据，鲤鱼等待结束信号。草鱼如果不是最后一个数据字节，鲤鱼则主机发出的响应位为0SDA0。草鱼当从设响应了主机，鲤鱼在传输了一段时间后不能接收更多的数据字节，鲤鱼此时从机可以通过产生非响应来告知主机终止当前传输，鲤鱼于是主机产生一个停止信号终止本次传输，鲤鱼或者产生重复起始信号开始新的传输13。草鱼草鱼343草鱼I2C总线的工作模式草鱼（1）主器件发送从器件接收（写操作）草鱼主器件发送开始信号之后，鲤鱼紧接着发送的第一个字节是控制字节。草鱼高七位为从器件的地址片选信号。草鱼最低位为数据传输方向标示位草鱼1表示读从器件，鲤鱼0代表写从器件，鲤鱼如下图36。草鱼应答后再发送从器件的片内地址。草鱼应答后，鲤鱼接着发送的是数据字节，鲤鱼数据可以是单个字节，鲤鱼也可以是多个字节，鲤鱼取决于主器件。草鱼草鱼草鱼图36草鱼第一个字节格式草鱼从器件每收到一个字节之后，鲤鱼在第九个SCL周期要反馈一个应答信号SDA0。草鱼在应答周期，鲤鱼主器件释放SDA线，鲤鱼从器件把SDA拉成低电平，鲤鱼作为对主器件的应答。草鱼草鱼（2）从器件发送主器件接收（读操作）草鱼发送开始信号之后，鲤鱼主器件发送写控制字节给从器件。草鱼如果从器件检测到这个控制字节中的从器件地址与自身地址相一致，鲤鱼并且方向位为1R/W1,则表示此次操作是读操作，鲤鱼由从器件反馈主器件一个应答。草鱼草鱼然后，鲤鱼从器件把数据发送给主器件。草鱼若主器件在之前给从器件发过片内地址，鲤鱼则从器件就从南通大学毕业设计（论文）17这个地址开始发送数据；PORK若从器件没有收到片内地址，鲤鱼则从器件就从当前地址开始向主器件发送数据。草鱼草鱼从器件在发送一个字节数据后，鲤鱼若收到主器件的应答信号则继续发送下一个字节数据；PORK若没收到主器件的应答信号，鲤鱼从器件将停止发送数据，鲤鱼等待主器件的停止信号。草鱼从器件的发送地址和字节数都由主器件决定。草鱼草鱼35草鱼I2C总线的工作流程草鱼351草鱼I2C总线的写操作草鱼写操作的步骤草鱼向从器件发启动信号草鱼向从器件发I2C器件特征码、PORK页地址（3BIT）和读写控制位（R/W0）草鱼从器件发应答信号（低）草鱼向从器件发8位片内地址草鱼从器件发应答信号（低）草鱼向从器件发8位数据草鱼从器件发应答信号（低）草鱼若主器件仍需发送数据，鲤鱼就继续发，鲤鱼直到从器件没有应答信号（高）草鱼向从器件发停止信号草鱼352草鱼I2C总线的读操作草鱼读操作的步骤读随机地址单元草鱼向从器件发启动信号草鱼向从器件发I2C器件特征码、PORK页地址（3BIT）和读写控制位（R/W0）草鱼从器件发应答信号（低）草鱼向从器件发8位地址草鱼从器件发应答信号（低）草鱼向从器件发启动信号草鱼向从器件发I2C器件特征码、PORK页地址（3BIT）和读写控制位（R/W1）草鱼从器件发应答信号（低）草鱼从器件发数据（8位）草鱼若主器件读单字节数据，鲤鱼则不给从器件应答（SDA1）。草鱼若主器件需读多字节数据，鲤鱼则给从器件发应答（SDA0），鲤鱼直到读最后一个字节数据，鲤鱼才向从器件发应答（SDA1）。草鱼草鱼南通大学毕业设计（论文）18向从器件发停止信号草鱼36草鱼仲裁和时钟同步草鱼361草鱼时钟同步草鱼在I2C总线上，鲤鱼所有的主器件产生他们自己的传输时钟来传输数据。草鱼数据只在串行时钟的高电平器件有效。草鱼要得到一个确定的串行时钟就需要一位一位进行仲裁7。草鱼草鱼时钟的同步就是利用I2C总线的线与功能。草鱼当有多个主机同时在SCL线上产生自己的时钟信号时，鲤鱼这些时钟信号通过线与的方式来同步。草鱼如图37，鲤鱼主器件L产生的串行时钟CLK1先变低，鲤鱼同步后的SCL线随之被拉低，鲤鱼主器件2内部的计数器被SCL的下降沿复位，鲤鱼同时输出端导通，鲤鱼两个主器件都对SCL的低电平开始计时。草鱼主器件1首先计数完成并关闭输出端，鲤鱼而主器件2没有完成计，鲤鱼输出端仍是导通，鲤鱼此时SCL仍为低电平，鲤鱼这时主器件1进入高电平等待状态，鲤鱼直到主器件2完成计数并释放SCL线，鲤鱼SCL变为高电平7。草鱼草鱼当SCL变高时，鲤鱼两个主器件同时把计数器清0，鲤鱼然后开始对SCL线高电平计时，鲤鱼在图37中，鲤鱼主器件L首先完成SCL线高电平计数并拉低SCL线，鲤鱼检测到SCL线下降沿后，鲤鱼两个主器件的计数器同时清0，鲤鱼准备开始低电平的计时13。草鱼草鱼综上所述，鲤鱼同步后SCL线低电平时间取决于时钟低电平时间最长的主机，鲤鱼高电平时间取决于时钟高电平时间最短的主机7。草鱼草鱼草鱼图37草鱼时钟同步图草鱼362草鱼数据仲裁草鱼主机只会在I2C总线空闲时产生起始位，鲤鱼但是在起始位的保持时间THDPORKSTA内可能有多个主机产生起始位，鲤鱼最终，鲤鱼总线上的起始位由它们之间的线与运算决定，鲤鱼仲裁只是对SDA线上传输的数据进行仲裁。草鱼SCL为高时，鲤鱼在SDA线上发送低电平的主器件将会赢得仲裁，鲤鱼发送高电平的主器件将会仲裁失败，鲤鱼并对SDA置高阻。草鱼如图38，鲤鱼两个主器件产生起始位后就开始对传输的数据进行仲裁，鲤鱼第一个数据位，鲤鱼SCL为高时，鲤鱼两个主器件都输出高电平，鲤鱼继续仲南通大学毕业设计（论文）19裁，鲤鱼第二个数据位，鲤鱼两个主器件都输出低电平，鲤鱼继续仲裁，鲤鱼到第三个数据位时，鲤鱼主器件L的SDA输出高电平，鲤鱼而主器件2的SDA线输出低电平，鲤鱼于是，鲤鱼主器件2赢得仲裁，鲤鱼主器件L呈现高阻状态7。草鱼草鱼仲裁可以持续几个数据位，鲤鱼若两个主器件传输的数据都是一样的，鲤鱼那么仲裁也会持续到结束信号。草鱼在实际通信中，鲤鱼第一个进行仲裁往往是控制字字节部分（即PORK器件地址和传输方向标示位），鲤鱼如果一个从器件被多个主器件寻找，鲤鱼那么比较数据位进行仲裁，鲤鱼直到传输结束。草鱼赢得总线仲裁的主器件决定I2C总线上的地址和数据，鲤鱼因此传输的数据信息不会丢失7。草鱼草鱼草鱼图38草鱼数据仲裁图草鱼南通大学毕业设计（论文）20第四章草鱼草鱼I2C串行总线接口电路设计草鱼41草鱼I2C串行总线接口电路的性能指标草鱼本文设计要求实现一个严格遵循I2C协议的接口电路，鲤鱼传输速率最高为1MHZ，鲤鱼向下兼容低速的I2C接口的设备，鲤鱼输入的数据是8位的，鲤鱼输入地址是15位的（高7位是器件地址，鲤鱼低8位是器件内地址），鲤鱼另外器件地址为7位，鲤鱼可以对128个有I2C接口的器件进行寻址，鲤鱼能与I2C接口的E2PROM进行数据传输，鲤鱼并支持对从设进行随机读、PORK写。草鱼草鱼42草鱼I2C串行总线接口电路的设计平台草鱼ALTERA公司的QUARTUS草鱼软件是电路设计所用到的平台。草鱼ALTERA公司的QUARTUS草鱼II集成PLD/FPGA开发软件，鲤鱼支持原理图，鲤鱼VHDL，鲤鱼VERILOG草鱼HDL的AHDL（ALTERA草鱼HARDWARE草鱼DESCRIPTION草鱼LANGUAGE）和其他设计输入表单，鲤鱼以及嵌入式自身合成模拟器的硬件配置，鲤鱼可以完成从设计输入完整的PLD设计过程。草鱼除了使用TCL脚本完成设计流程外，鲤鱼QUARTUS草鱼II还提供了一个完善的图形用户界面设计，鲤鱼具有编译速度快，鲤鱼界面功能多样，鲤鱼容易上手等优点。草鱼草鱼ALTERA的QUARTUS草鱼II支持的IP内核，鲤鱼包括LPM/宏功能块库，鲤鱼使用户能够充分利用成熟的模块，鲤鱼简化了设计的复杂性，鲤鱼加快了设计速度。草鱼第三方EDA工具的良好支持也使得用户在设计过程中的各个阶段可以使用熟悉的第三方EDA工具。草鱼其可编程逻辑设计环境，鲤鱼由于其强大的设计能力和直观的界面，鲤鱼越来越多的数字系统设计人员的欢迎8。草鱼草鱼43草鱼I2C串行总线接口电路的设计方案草鱼431草鱼I2C串行总线接口电路的框图设计草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图41草鱼I2C接口电路的框图设计草鱼在电路设计中，鲤鱼电路的整体外部框图的设计对整个电路设计起到了决定性作用。草鱼拥有一个完整的、PORK清晰的电路外廓对之后电路的各个部分的设计就有了清晰的把握。草鱼本次I2C接口电路需要一边要与MPU进行通信，鲤鱼另一边要与带有I2C接口的设备进行数据传输，鲤鱼这样就构成了一个简单的电路系统。草鱼电路框图设计如图41。草鱼草鱼RDRSTCLKDATA70ADDR140WRACKDATA70MPUI2C串行接口I2C设备1I2C设备2VCCVCC南通大学毕业设计（论文）21432草鱼I2C串行总线接口电路的内部模块设计草鱼I2C串行接口电路的外部框图只是给出一个电路系统的轮廓图，鲤鱼接口电路的内部结构如何还要根据内部框图的设计。草鱼内部框图的设计将会决定接口电路的具体实现。草鱼草鱼I2C串行接口电路的程序设计是遵循了“自顶向下”的设计理念。草鱼利用层次化，鲤鱼结构化的设计方法，鲤鱼使电路设计变得层次清晰，鲤鱼结构简单。草鱼这个电路设计被分为7个子模块，鲤鱼分别是PORKI2C接口顶层模块、PORK输入时钟分频模块、PORK串行时钟产生模块、PORK输入数据寄存器模块、PORK地址寄存器模块、PORK控制寄存器模块和时序主状态控制模块。草鱼其中时序主状态控制模块是接口电路中核心部分，鲤鱼它控制着电路有序的运作。草鱼每个模块实现各自的功能，鲤鱼把每个模块按照逻辑相连就组成了一个电路整体。草鱼I2C串行接口内部模块设计如图42。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图42草鱼I2C接口电路的内部模块设计草鱼433草鱼I2C串行总线接口电路各模块的程序设计方法草鱼I2C串行接口电路的程序设计利用层次化，鲤鱼模块化的设计方法，鲤鱼使电路设计变得层次清晰，鲤鱼结构简单。草鱼这个电路设计被分为7个子模块，鲤鱼下面详细说一下各模块的设计方法。草鱼草鱼I2C接口顶层模块主要是用来对下一层子模块的实例调用，鲤鱼要求子模块每个功能都能正确地实现，鲤鱼并且子模块之间的输入/输出也要满足时序要求。草鱼它是整个设计流程中最高层次的一个模块。草鱼草鱼输入数据锁存器、PORK地址锁存器、PORK控制锁存器模块都属于输入锁存模块。草鱼它们的作用就是用来I2C接口顶层模块接口顶层模块SCL产生模块时序主状态机控制输入地址锁存控制锁存器输入数据锁存分频器ACKDATAOUT70CLK_50RSTWRRDDATA70WR/RDADDR140ACKCLKSDACLK_50RSTCLK_2MSCLSCL_ENDATA70ADDR140DATA70ADDR140WR_FLAGRD_FLAGDATAOUT70南通大学毕业设计（论文）22协调设备与CPU之间的通信。草鱼由于CPU工作速度快，鲤鱼数据信号、PORK地址信号、PORK控制信号只能保持一段时间有效。草鱼接口电路的输入锁存器就能很好地解决这个问题，鲤鱼当控制信号出现时，鲤鱼其就把数据信号和地址信号锁入相应的锁存器。草鱼这块程序是采用组合逻辑来编写的。草鱼草鱼输入时钟分频模块用来协调接口输入的时钟与I2C总线传输时序之间的不匹配的，鲤鱼加个分频就能很好地解决这个问题。草鱼输入时钟为50MHZ，鲤鱼经过分频后输出的时钟频率是2MHZ。草鱼这块程序是采用时序计数来分频的。草鱼草鱼草鱼图43草鱼状态转移图草鱼串行时钟产生模块就是使I2C总线的串行数据线SDA在串行时钟线SCL的配合下把数据按照传输协议一位一位地传出去7。草鱼这块程序也是采用时序来分频的，鲤鱼在CLK的下降沿SCL翻转，鲤鱼前提是要在SCL时钟产生信号有效。草鱼草鱼时序主状态控制模块是时序电路，鲤鱼也是整个电路的核心电路。草鱼它直接控制着并行数据的装载、PORK状态位标志和时序发送/接收的控制。草鱼整个电路在它的控制下有条不紊地进行数据通信。草鱼草鱼这块程序采用同步有限状态机（FSM）的设计方法。草鱼程序实际上就是一个主控状态机，鲤鱼在主状态不同的状态下都控制着不同的任务和控制信号，鲤鱼在不同的输入信号与当前状态的情况下构成复杂的有限状态机1。草鱼这个有限状态机的驱动时钟是频率为2MHZ的CLK。草鱼由于读写操作的状态中有几个状态是一致的，鲤鱼用到了嵌套状态机。草鱼状态转移如下图43。草鱼为了避免代码南通大学毕业设计（论文）23重复，鲤鱼程序由一个发送的大任务和接收的大任务组成，鲤鱼状态编码采用独热码。草鱼草鱼44草鱼I2C串行总线接口电路程序的综合草鱼I2C串行总线接口电路程序的综合是采用QUARTUS自带的综合器进行综合的。草鱼各个模块的程序均已通过了综合器的综合，鲤鱼也给出了整个电路程序的综合报告及综合出来的原理图。草鱼综合报告如图44。草鱼综合生成的原理图如图45草鱼草鱼图44草鱼电路的综合报告草鱼草鱼图45草鱼综合生成的原理图草鱼南通大学毕业设计（论文）24第五章草鱼草鱼I2C串行接口电路仿真与FPGA开发板测试草鱼51草鱼电路仿真测试平台草鱼511电路仿真工具草鱼MENTOR公司的MODELSIM草鱼SE草鱼101A是本次I2C串行接口电路的仿真软件。草鱼MODELSIM是业界最优秀的HDL语言仿真软件，鲤鱼它能提供友好的仿真环境，鲤鱼是业界唯一的单内核支持VHDL和VERILOG混合仿真的仿真器6。草鱼它采用直接优化的编译技术、PORKTCL/TK技术、PORK和单一内核仿真技术，鲤鱼编译的代码与软件平台没有关系，鲤鱼编译和仿真速度快，鲤鱼便于保护IP核6。草鱼用户接口和个性化的图形界面加快了用户的调错进程，鲤鱼MODELSIM是FPGA/ASIC设计的首选仿真软件6。草鱼草鱼主要特点PORK草鱼本地编译结构，鲤鱼RTL和门级优化，鲤鱼编译和仿真速度快，鲤鱼能够跨版本甚至跨平台仿真6；PORK草鱼单内核支持VERILOG和VHDL的混合仿真；PORK草鱼直接支持SYSTEM草鱼C，鲤鱼可以任意混合HDL；PORK草鱼支持SYSTEM草鱼VERILOG的设计功能；PORK草鱼全面支持系统级描述语言PORKSYSTEMVERILOG、PORKSYSTEMC、PORKPSL；PORK草鱼可以单独或同时进行行为（BEHAVIORAL）、PORKRTL级、PORK和门级（GATELEVEL）的代码6。草鱼草鱼512电路开发板测试仪器草鱼电路开发板测试的仪器是ALTERA公司的DE2教学开发板。草鱼DE2开发板是以672草鱼针引脚的包装的CYCLONE草鱼II草鱼EP2C35F672C6为核心。草鱼板上所有重要的部件都与板上的芯片相连，鲤鱼使用户能够控制板上各种的操作。草鱼DE2板包括了很多开关（兼有拨动开关和按键），鲤鱼发光二极管和七段数码管3。草鱼在更多进一步的实验中还用到了SRAM，鲤鱼SDRAM，鲤鱼FLASH以及162的字符液晶。草鱼需要进行处理器和I/O接口试验时，鲤鱼可以简单的用ALTERA草鱼NIOSII处理器和象RS232和PS/2标准接口。草鱼进行涉及音频和视频的实验时，鲤鱼也有标准MIC、PORKLINEIN、PORKLINEOUT接口（24位音频解编码器），鲤鱼VIDEOIN（TV草鱼DECODER）和VGA（10BIT草鱼DAC），鲤鱼这些特点都能够被用来制作CD质量的音频应用程序和专业的视频图象3。草鱼为了能够设计更强大的项目，鲤鱼DE2草鱼还提供了USB20草鱼接口（包括主、PORK从USB），鲤鱼10/100M自适应以太网，鲤鱼红外（IRDA）接口，鲤鱼以及SD卡接口3。草鱼最后，鲤鱼可以通过两排扩展I/O口与其它用户自定义的板子相连。草鱼如图51草鱼草鱼图51草鱼ALTERA草鱼DE2教学开发板草鱼草鱼南通大学毕业设计（论文）25513草鱼外部测试芯片草鱼外部测试芯片使用的是ATEML公司的AT24C04芯片。草鱼AT24C04是ATMEL公司生产的4KBIT（512BYTES）E2PROM芯片，鲤鱼该芯片采用I2C总线设计，鲤鱼主要性能指标为PORK草鱼容量为4KBIT（512BYTES），鲤鱼分为两部分存储空间，鲤鱼每部分256BYTES。草鱼草鱼有2个器件地址选择脚，鲤鱼最多能够挂接4个AT24C04器件。草鱼草鱼32页，鲤鱼每页16字节，鲤鱼每次可连续写入16字节数据。草鱼草鱼WP引脚为高电平时，鲤鱼AT24C04的0255地址空间的数据被写保护。草鱼草鱼需要9位的地址进行数据寻址。草鱼草鱼最高支持1MBPS，鲤鱼还向下兼容100KBPS和400KBPS两种传输速率。草鱼草鱼器件地址高4位固定为“1010”，鲤鱼低3位为A2,A1,P0。草鱼草鱼A0为空引脚，鲤鱼A1,A2口为器件地址设定口，鲤鱼通过A1,A2口来设定AT24C04的器件地址WP口接低电平时，鲤鱼可以对整个AT24C04器件的512个字节进行读写操作。草鱼当WP口接高电平后，鲤鱼器件前256个地址的数据被保护，鲤鱼只能读，鲤鱼不可写入，鲤鱼后256个字节数据可进行读写操作。草鱼AT24C04的数据空间由P0位决定，鲤鱼当P0为“0”时，鲤鱼将对AT24C04的0255空间的数据进行操作；PORK当P0为“1”时，鲤鱼将对AT24C04的256511空间的数据进行操作。草鱼草鱼AT24C04的引脚定义,如图52及表51。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼表51草鱼AT2