基于FPGA的VGA和HDMI视频拼接系统设计

草鱼基于FPGA的VGA和HDMI视频拼接系统设计草鱼摘草鱼草鱼要草鱼随着图像显示技术的快速发展，鲤鱼图像用户界面和人机交互界面正朝着智能化、PORK高速化、PORK大屏幕化方向迈进。草鱼目前图像显示系统多数是采用早期的专用处理芯片，鲤鱼其运算速度和设计灵活性一般都较低。草鱼草鱼FPGA草鱼的发展为图像存储与显示系统的高速和高集成度提供了新的方法和解决思路，鲤鱼FPGA草鱼本身拥有着强大的逻辑资源，鲤鱼并利用片外的配置资源和模块化的设计思路，鲤鱼可实现图像存储与显示系统。草鱼草鱼草鱼论文采用草鱼ALTERA草鱼公司推出的CYCLONE草鱼IV草鱼FPGA，鲤鱼结合该系列芯片的结构特点，鲤鱼对其功能以及配置方式做了详细的说明，鲤鱼并简要的介绍了系统设计中所涉及的软硬件开发环境和显示原理，鲤鱼重点研究基于草鱼FPGA草鱼的图像信号剪切、PORK存储和显示，鲤鱼系统采用基于草鱼FPGA的高速阵列的信号处理模式，鲤鱼提出了一种基于硬件的图像存储与显示的视频拼接显示方法。草鱼草鱼该设计以草鱼FPGA草鱼为数字处理的核心，鲤鱼分为图像处理模块、PORK图像存储模块和图像显示模块，鲤鱼通过处理输入的视频信号，鲤鱼把视频剪切成两部分，鲤鱼分别以VGA和HDMI在两个显示器里分别显示，鲤鱼实现了视频的拼接显示功能。草鱼草鱼关键字PORKFPGA草鱼草鱼草鱼草鱼VGA草鱼草鱼草鱼HDMI草鱼草鱼草鱼拼接显示草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼VGA草鱼AND草鱼HDMI草鱼VIDEO草鱼SPLICING草鱼FPGABASED草鱼DISPLAY草鱼ABSTRACT草鱼AS草鱼THE草鱼IMAGE草鱼SHOWS草鱼THE草鱼RAPID草鱼DEVELOPMENT草鱼OF草鱼TECHNOLOGY,草鱼GRAPHICAL草鱼USER草鱼INTERFACE草鱼AND草鱼INTERACTIVE草鱼INTERFACE草鱼IS草鱼MOVING草鱼INTELLIGENT,草鱼HIGHSPEED,草鱼LARGE草鱼SCREEN草鱼DIRECTION草鱼AT草鱼PRESENT,草鱼THE草鱼MAJORITY草鱼OF草鱼THE草鱼IMAGE草鱼DISPLAY草鱼SYSTEM草鱼IS草鱼THE草鱼USE草鱼OF草鱼DEDICATED草鱼PROCESSING草鱼CHIP草鱼EARLY,草鱼USUALLY草鱼ITS草鱼SPEED草鱼OF草鱼OPERATION草鱼AND草鱼DESIGN草鱼FLEXIBILITY草鱼ARE草鱼LOW草鱼FPGA草鱼DEVELOPMENT草鱼FOR草鱼HIGHSPEED草鱼AND草鱼HIGHLY草鱼INTEGRATED草鱼IMAGE草鱼STORAGE草鱼AND草鱼DISPLAY草鱼SYSTEM草鱼PROVIDES草鱼A草鱼NEW草鱼APPROACH草鱼AND草鱼SOLUTION草鱼IDEAS,草鱼FPGA草鱼ITSELF草鱼HAS草鱼A草鱼POWERFUL草鱼LOGIC草鱼RESOURCES草鱼AND草鱼USE草鱼OFFCHIP草鱼RESOURCE草鱼ALLOCATION草鱼AND草鱼MODULAR草鱼DESIGN草鱼IDEAS草鱼CAN草鱼BE草鱼REALIZED草鱼IMAGES草鱼STORAGE草鱼AND草鱼DISPLAY草鱼SYSTEM草鱼THESIS,草鱼ALTERA草鱼HAS草鱼INTRODUCED草鱼CYCLONE草鱼IV草鱼FPGA,草鱼COMBINED草鱼WITH草鱼THE草鱼STRUCTURAL草鱼CHARACTERISTICS草鱼OF草鱼THE草鱼CHIPS草鱼AND草鱼THEIR草鱼FUNCTIONS草鱼AS草鱼WELL草鱼AS草鱼A草鱼DETAILED草鱼CONFIGURATION草鱼INSTRUCTIONS,草鱼AND草鱼A草鱼BRIEF草鱼DESCRIPTION草鱼OF草鱼THE草鱼SYSTEM草鱼INVOLVED草鱼IN草鱼THE草鱼DESIGN草鱼OF草鱼HARDWARE草鱼AND草鱼SOFTWARE草鱼DEVELOPMENT草鱼ENVIRONMENT草鱼AND草鱼DISPLAY草鱼PRINCIPLE草鱼FOCUS草鱼CUT草鱼IMAGE草鱼SIGNAL草鱼BASED草鱼ON草鱼FPGA,草鱼STORAGE草鱼AND草鱼DISPLAY,草鱼THE草鱼SYSTEM草鱼USES草鱼THE草鱼SIGNAL草鱼PROCESSING草鱼FPGABASED草鱼HIGHSPEED草鱼MODE草鱼ARRAYS,草鱼WE草鱼PROPOSE草鱼A草鱼HARDWAREBASED草鱼IMAGE草鱼STORAGE草鱼AND草鱼DISPLAY草鱼METHOD草鱼FOR草鱼DISPLAYING草鱼VIDEO草鱼SPLICING草鱼THE草鱼DIGITAL草鱼PROCESSING草鱼DESIGNED草鱼TO草鱼FPGA草鱼CORE,草鱼DIVIDED草鱼INTO草鱼AN草鱼IMAGE草鱼PROCESSING草鱼MODULE,草鱼AN草鱼IMAGE草鱼STORAGE草鱼MODULE草鱼AND草鱼AN草鱼IMAGE草鱼DISPLAY草鱼MODULE,草鱼BY草鱼PROCESSING草鱼THE草鱼INPUT草鱼VIDEO草鱼SIGNAL,草鱼THE草鱼VIDEO草鱼CUT草鱼INTO草鱼TWO草鱼PARTS,草鱼RESPECTIVELY草鱼IN草鱼THE草鱼TWO草鱼VGA草鱼MONITORS草鱼AND草鱼HDMI草鱼LANE草鱼RESPECTIVELY草鱼DISPLAY,草鱼TO草鱼ACHIEVE草鱼A草鱼VIDEO草鱼MOSAIC草鱼DISPLAY草鱼FUNCTION草鱼KEY草鱼WORDS草鱼FPGA草鱼草鱼草鱼VGA草鱼草鱼草鱼HDMI草鱼草鱼TILED草鱼DISPLAY草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼目录草鱼草鱼1草鱼草鱼绪论1草鱼2草鱼草鱼系统总体设计与技术基础2草鱼21草鱼技术概述2草鱼211草鱼草鱼ALTERA草鱼FPGA草鱼介绍2草鱼212草鱼草鱼显示原理3草鱼213草鱼草鱼颜色空间4草鱼214草鱼草鱼草鱼FPGA设计流程简介5草鱼3草鱼系统硬件设计6草鱼31草鱼FPGA草鱼器件选型及外围电路6草鱼32草鱼草鱼FLASH电路设计8草鱼33草鱼DDR2电路设计8草鱼34草鱼视频输入电路设计10草鱼35草鱼VGA接口电路设计11草鱼36草鱼HDMI接口电路设计14草鱼37草鱼硬件电路总体框图15草鱼4草鱼软件部分设计16草鱼41草鱼图像剪切模块16草鱼42草鱼图像存储模块17草鱼43草鱼图像显示模块18草鱼44草鱼草鱼软件总体框图20草鱼5草鱼设计流程及结果20草鱼51草鱼草鱼工程编译20草鱼52草鱼草鱼下载程序21草鱼53草鱼草鱼草鱼板级仿真与验证21草鱼54草鱼草鱼实验结果22草鱼55草鱼草鱼设计总结22草鱼参考文献24草鱼致草鱼草鱼草鱼草鱼谢25草鱼附录26草鱼草鱼1草鱼草鱼草鱼1草鱼前言草鱼随着科学技术的高速发展，鲤鱼显示系统的应用越来越广泛，鲤鱼从日常生活到工业控制再到航空航天等行业都离不开显示系统。草鱼而且随着显示要求的提高，鲤鱼单个显示器已经不能满足人们的需求，鲤鱼在一些领域需要对视频进行分割拼接显示，鲤鱼比如大家常见的安防监控。草鱼草鱼驱动液晶显示器，鲤鱼需要很高的扫描频率以及极短的处理时间，鲤鱼而且还是驱动一定数量的液晶显示器，鲤鱼对处理数据的能力更加苛刻。草鱼从国内外显示系统的发展历程来看，鲤鱼主要出现了以下几种技术方案PORK（1）基于草鱼ARM草鱼的显示控制系统，鲤鱼它是以草鱼ARM草鱼微控制器为处理的核心，鲤鱼系统虽然具有体积小、PORK接口丰富和功耗低的优点，鲤鱼但是它的开发周期过长，鲤鱼系统不易于移植和升级，鲤鱼而且如果用于如图像这种数据吞吐量比较大的处理，鲤鱼其运行速度受到限制，鲤鱼这个问题不容忽视。草鱼（2）基于草鱼DSP草鱼的显示控制系统，鲤鱼这种方式采用复杂的可编程逻辑器件和数字信号处理器，鲤鱼具有强大的数字处理能力和较快的运行速率。草鱼系统虽能满足大数据量的运算要求，鲤鱼但是成本很高，鲤鱼并且电路设计复杂，鲤鱼不利用二次开发。草鱼（3）基于FPGA的显示控制系统，鲤鱼这种方式不仅运算速度快、PORK电路设计简洁，鲤鱼而且成本相对较低，鲤鱼还便于移植和二次开发草鱼随着FPGA（FIELDPROGRAMMABLE草鱼GATE草鱼ARRAY）现场可编程门阵列不断的发展，鲤鱼其价格也不断的下降，鲤鱼逐渐地显现出草鱼FPGA草鱼的应用优势。草鱼FPGA是一种硬件架构，鲤鱼管脚丰富和灵活，鲤鱼便于进行二次开发。草鱼因此目前，鲤鱼嵌入式系统中越来越多的采用了基于草鱼FPGA草鱼的设计方案。草鱼草鱼草鱼草鱼草鱼对于图像拼接技术而言，鲤鱼虽然拼接方法众多，鲤鱼但各方法适用条件各异、PORK鲁棒性差别较大，鲤鱼在使用时需要通盘考虑，鲤鱼择优选择，鲤鱼并针对特定应用需求进行相应改进，鲤鱼然而很少有人能够对现有的图像拼接方法进行总结归纳，鲤鱼对各图像拼接方法的适用范围、PORK算法复杂度、PORK配准精度等问题给予明确说明，鲤鱼导致其不能很好的应用于实际项目中。草鱼草鱼对于视频拼接技术而言PORK一方面，鲤鱼实时性一直是困扰视频拼接的最大障碍。草鱼在现有条件下如何既能保证较好的拼接效果，鲤鱼又能够很好的满足实时性的要求，鲤鱼成为当下研究中重点要解决的问题；PORK另一方面，鲤鱼在移动视频拼接系统应用需求激增的情况下，鲤鱼缩小硬件体积也是一个关键的问题。草鱼草鱼草鱼草鱼草鱼草鱼2草鱼草鱼系统总体设计与技术基础草鱼221草鱼技术概述草鱼211草鱼草鱼ALTERA草鱼FPGA草鱼介绍草鱼草鱼草鱼草鱼草鱼FPGA草鱼FIELD草鱼PROGRAMMABLE草鱼GATE草鱼ARRAY是现场可编程门阵列，鲤鱼逐渐取代了以往的PAL、PORKCPLD等可编程逻辑器件，鲤鱼是目前使用最广泛的逻辑器件。草鱼草鱼草鱼FPGA的大体结构包括三个部分，鲤鱼CLB（可编译逻辑块），鲤鱼IOB（输入/输出块）和BRAM（随机储存记忆块）。草鱼可配置逻辑模块（CLB）含有RAMBASED草鱼LUTS（LOOKUP草鱼TABLES），鲤鱼从而实现逻辑和存储单元。草鱼CLB可通过编程来实现广泛多样的逻辑功能，鲤鱼同样也可储存数据。草鱼FPGA中除了具有用LUT构成的分布随机存储器之外，鲤鱼还有块存储器（BLOCK草鱼草鱼SELECTRAM草鱼MEMORIES）。草鱼块存储器是真正的双端存储器（TRUE草鱼DUALPORT草鱼RAM），鲤鱼提供了高速的、PORK分布式的、PORK大块的存储资源，鲤鱼在FPGA里块存储器排成几条纵队，鲤鱼块存储器的总量是由器件型号决定的，鲤鱼这些块存储器级联后可以构成更深、PORK更宽的存储器。草鱼FPGA是基于查找表技术，鲤鱼查找表本质上就是一个分布式RAM存储器，鲤鱼因此结构等同于有4位地址线的随机存储器，鲤鱼如图所示。草鱼草鱼草鱼草鱼图草鱼21草鱼LUT草鱼单元结构草鱼由图21可知，鲤鱼四个输入作为地址进行查表，鲤鱼该地址上的值是由编译软件写好，鲤鱼该值就是所需要的逻辑值。草鱼草鱼草鱼草鱼目前，鲤鱼生产FPGA的厂商有XILINX、PORKALTERA、PORKLATTICE等公司，鲤鱼其产品结构均基于查找表结构。草鱼草鱼本系统在设计时，鲤鱼采用的是ALTERA公司生产的CYCLONE草鱼IV系列芯片作为系统开发。草鱼草鱼草鱼212草鱼草鱼显示原理草鱼VGA（VIDEO草鱼GRAPHICS草鱼ARRAY），鲤鱼中文是视频图形阵列，鲤鱼使用的是模拟信号传输数据。草鱼现在大部分的计算机显示器都带有VGA接口，鲤鱼它是最普遍的一种显示接口，鲤鱼如图所示。3草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图22草鱼草鱼草鱼VGA接口草鱼草鱼HDMI（HIGH草鱼DEFINITION草鱼MULTIMEDIA），鲤鱼中文是高清晰度多媒体接口，鲤鱼使用的是数字信号传输数据。草鱼HDMI接口可以提供高达5GBPS的数据传输带宽，鲤鱼保证高质量的视频信号传输。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图23草鱼草鱼草鱼HDMI接口草鱼草鱼R、PORKG、PORKB3基色信号、PORKHS行同步信号、PORKVS场同步信号是我们在设计VGA和HDMI需要考虑的5个信号。草鱼其中R、PORKG、PORKB信号为数据信号，鲤鱼HS、PORKVS为控制信号。草鱼任意所需要的颜色都可由R、PORKG、PORKB3种基色组合得出。草鱼处理好这5个信号的时序就是显示的基础，鲤鱼下面将介绍显示的时序。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图24草鱼草鱼草鱼草鱼各分辨率条件下使用的频率草鱼草鱼4草鱼图25草鱼草鱼行扫描时序图草鱼草鱼草鱼图26草鱼草鱼场扫描时序图草鱼草鱼当分辨率为草鱼1024768草鱼时，鲤鱼水平方向显示器每行有草鱼1344（65MHZ/48363KHZ）个数据位，鲤鱼当中的草鱼1024草鱼个数据位用来显示像素，鲤鱼另外的草鱼32013441024个数据位用来输出水平消隐信号和水平同步信号。草鱼垂直方向有80（48363KHZ/60004HZ）行，鲤鱼其中草鱼768草鱼行用于显示相应的像素，鲤鱼其余草鱼38（806768）行用来输出垂直消隐信号和垂直同步信号。草鱼显示器显示完一行图像后，鲤鱼同步行信号，鲤鱼接着进行行消隐，鲤鱼同步信号都采用了低电平有效的同步方式。草鱼当所有行都被扫描完后，鲤鱼进行场同步，鲤鱼并将扫描回归到屏幕的左上方，鲤鱼草鱼草鱼草鱼与此同时进行场消隐，鲤鱼并为下一次扫描做准备。草鱼草鱼213草鱼草鱼颜色空间草鱼颜色空间是颜色集合的数学表示，鲤鱼最常用的三个颜色模型是RGB、PORKYCBCR、PORKYUV。草鱼RGB主要用于计算机图形学中，鲤鱼YCBCR和YUV主要用于视频系统中，鲤鱼在本次设计中用到了RGB和YCBCR。草鱼草鱼RGB即红、PORK绿、PORK蓝三原色，鲤鱼可以通过它们相互叠加来得到各式各样的颜色，鲤鱼一共可以5表示256X256X25616777216种颜色。草鱼草鱼YCBCR其中Y是指亮度分量，鲤鱼CB指蓝色色度分量，鲤鱼而CR指红色色度分量。草鱼主要的子采样格式有草鱼YCBCR草鱼420、PORKYCBCR草鱼422草鱼和草鱼YCBCR草鱼444。草鱼草鱼RGB和YCBCR两种颜色空间可以相互转换，鲤鱼它们的转换送入如下PORK草鱼Y草鱼草鱼0257R0564G0098B16CB草鱼草鱼0148R0291G0439B128CR草鱼草鱼0439R0368G0071B128草鱼草鱼R草鱼草鱼1164Y161596CR128草鱼G草鱼草鱼1164Y160392CB1280813CR128草鱼B草鱼草鱼1164Y162017CB128草鱼草鱼214草鱼草鱼草鱼FPGA设计流程简介草鱼草鱼1设计输入硬件描述语言草鱼草鱼设计输入在大规模的系统中使用硬件描述语言HDL，鲤鱼在较小规模的系统中使用原理图或者使用用户定义原语实现模块功能。草鱼草鱼草鱼目前，鲤鱼在实际开发中应用最广的就是硬件描述语言，鲤鱼即HDL。草鱼设计常用硬件描述语草鱼草鱼草鱼言是VERILOG草鱼草鱼HDL和VHDL。草鱼与VHDL相比，鲤鱼VERILOG草鱼草鱼HDL就是在C语言的基础上发展起来的一种件描述语言，鲤鱼仿真器VERILOGXL推出后使得VERILOG草鱼HDL迅速得到推广应用。草鱼编写代码对综合结果起着决定性的作用，鲤鱼好的编码风格可以更方便地配合综合工具利用最新的技术得出更好的结果；PORK经过深思熟虑的设计将会有清晰的结构和模块，鲤鱼更容易进行验证，鲤鱼从而有利于缩短设计周期。草鱼总的来讲，鲤鱼VHDL/VERILOG的编码风格是非常重要的。草鱼本设计采用IEEE草鱼草鱼VERILOG草鱼草鱼2001标准作为设计规范，鲤鱼提高了设计的可重用性。草鱼草鱼2草鱼行为级仿真草鱼草鱼行为级仿真，鲤鱼也称为前仿真，鲤鱼是在编译之前对用户所设计的电路进行逻辑功能验证。草鱼如果发现错误，鲤鱼则返回设计修改逻辑设计。草鱼测试台主要是给被测实体加上输入激励，鲤鱼然后进行编译，鲤鱼再比较其输出是否与期望值一致，鲤鱼并给出一些提示信息，鲤鱼直到仿真正确为止。草鱼这部分工作非常重要，鲤鱼因为若行为级仿真做的不到位，鲤鱼会直接影响最终电路的功能，鲤鱼必须要保证通过的前提下，鲤鱼再进行下面的操作。草鱼草鱼草鱼3综合优化草鱼草鱼6综合工具的作用是将代码综合成为实际的电路。草鱼草鱼4草鱼草鱼设计约束文件草鱼草鱼FPGA设计中的约束文件可以完成时序约束、PORK管脚约束。草鱼草鱼5草鱼布局布线后仿真草鱼草鱼布局布线后仿真主要是将XILINX布线后所产生的延迟加反标到电路的后面进行仿真，鲤鱼它将所有的延迟信息都计算进去，鲤鱼不仅包括了门延时，鲤鱼还包括了实际布线延时，鲤鱼因此布局布线后仿真最贴近芯片的实际工作情况，鲤鱼反映的的结果最为准确。草鱼草鱼草鱼6草鱼电路下载验证草鱼草鱼下载验证主要是将布线后产生的结果转换为配置文件之后放入FPGA中。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼3草鱼系统硬件设计草鱼草鱼系统硬件电路设计的成功与否，鲤鱼是整个系统能否成功运行起来的前提条件。草鱼草鱼本章将对系统的硬件设计做详细的介绍。草鱼草鱼31草鱼FPGA草鱼器件选型及外围电路草鱼在本次设计中，鲤鱼采用的FPGA为ALTERA公司的CYCLONE草鱼IV系列的EP4CE30F23C6N，鲤鱼它具有28848个逻辑单元，鲤鱼可用IO为532个，鲤鱼内嵌存储器为594KB，鲤鱼完全可以胜任此次的工作。草鱼草鱼FPGA配套的外围电路主要有时钟电路和JTAG调试下载电路。草鱼FPGA的系统时钟从外部引入，鲤鱼采用的是50M的有源晶振，鲤鱼电路图如图31所示。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图31草鱼时钟发生电路草鱼7JTAG接口用于下载和调试程序，鲤鱼电路图如32所示草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图32草鱼草鱼JTAG接口草鱼草鱼草鱼32草鱼草鱼FLASH电路设计草鱼草鱼草鱼草鱼由于FPGA是基于RAM结构的，鲤鱼不具有掉电记忆功能，鲤鱼所以需要FLASH存储程序，鲤鱼在每次上电时重新配置FPGA。草鱼本次设计选用的FLASH型号为M25P64，鲤鱼64MBIT的FLASH，鲤鱼单电源供电2736V，鲤鱼SPI总线通讯，鲤鱼75M时钟（最大），鲤鱼VPP9V，鲤鱼快速读写电压，鲤鱼页操作时间06MS，鲤鱼擦出一个扇区时间06S，鲤鱼整块擦除时间PORK标准23S，鲤鱼快速17S，鲤鱼睡眠模式电流1UA，鲤鱼擦写次数可达100000次，鲤鱼数据可保存20年。草鱼草鱼草鱼图33草鱼草鱼草鱼M25P64电路草鱼33草鱼DDR2电路设计草鱼本系统中需要大量的存储器做视频处理数据的缓存，鲤鱼而大容量存储器的控制时序和机制都比较复杂，鲤鱼因此缓存部分的控制和使用是整个系统实现的重点和难点之一。草鱼DDR2具有成本低、PORK读写速度快、PORK精密程度高等优点。草鱼该设计中采用了MICRON公司的DDR2，鲤鱼型号为MT47H64M16HR，鲤鱼大小为8草鱼MEG草鱼X草鱼16草鱼X草鱼8草鱼BANKS，鲤鱼即1G。草鱼图34为DDR2的功能框图。草鱼草鱼8草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图34草鱼草鱼DDR2功能框图草鱼下面对DDR2的引脚进行说明PORK草鱼1CK,草鱼CK草鱼CK,草鱼CK为一对差分反向时钟信号。草鱼在DDR2SDRAM中,所有的地址和控制信号都是同步信号,都是CK的上升沿和CK的下降沿出现时才会被采集输入到芯片内部。草鱼而读出的数据则是以CK、PORKCK的交叉沿为基准。草鱼草鱼2BAO,草鱼BA1草鱼BAO和BA1决定具体哪个BANK将被操作。草鱼草鱼3CKE草鱼CKE是决定系统时钟是否有效的信号,且高电平为有效电平。草鱼当系统一直处于读写过程中时,CKE必需一直保持为有效电平状态,即高电平有效电平。草鱼当CKE为无效电平时,系统电路将会进入POWER草鱼DOWN省电模式和SELF草鱼REFRESH模式。草鱼草鱼4CS草鱼CS为片选信号,低有效,当CS为无效高电平时,系统将视任何指令为无效指令,不进行任何操作。草鱼草鱼95A0A13草鱼A0A13是输入信号的地址信号。草鱼草鱼6RAS,草鱼CAS,WE这三个信号高低电平不同的组合就决定了草鱼DDR2SDRAM选用哪种指令去操作,即不同的高低电平组合代表一利喻令。草鱼这其中RAS代表行地址信号,CAS代表列地址信号,WE就是写使能信号。草鱼草鱼7DM草鱼DM草鱼DATE草鱼MASK,该信号在写操作期间用来屏蔽掉不需要的数据,高电平有效。草鱼草鱼8DQS,草鱼DQS草鱼DQS、PORKDQS为差分数据滤波信号。草鱼当读数据时,DQS、PORKDQS的信号边沿应该和数据的边沿保持对齐PORK写数据时,DQS、PORKDQS的信号边沿则在数据的中间。草鱼草鱼草鱼草鱼9DQ草鱼DQ为数据总线。草鱼草鱼10ODT草鱼ODT即片内终结ONDIETERMINATION。草鱼就是在某一个环节将信号处理掉,而不会对后面的模块输入端造成任何影响,既不会产生反射信号也不会对后面的信号构成不必要的干扰。草鱼草鱼DDR2的电路图如图35所示草鱼草鱼图35草鱼草鱼草鱼DDR2电路草鱼34草鱼视频输入电路设计草鱼草鱼草鱼草鱼草鱼本设计输入的视频是模拟视频信号，鲤鱼由于FPGA处理的是数字信号，鲤鱼所以需要一个ADC进行转换。草鱼本设计采用了TECHWELL公司的TW2867,草鱼该芯片包括四个先进的视频解码器，鲤鱼它通过对模拟信号的采样、PORK量化和编码完成了模数转换，鲤鱼生成的草鱼YCBCR信号在监控系统中非常常见。草鱼草鱼草鱼草鱼草鱼草鱼草鱼10草鱼草鱼草鱼草鱼草鱼图草鱼36草鱼草鱼TW2867功能框图草鱼草鱼它不同与其他草鱼A/D草鱼芯片的特征为PORK草鱼草鱼草鱼结合四个视频模拟抗干扰过滤器和草鱼10草鱼BIT草鱼CMOS草鱼ADCS。草鱼草鱼草鱼草鱼能达到所有标准，鲤鱼它有高性能自适应草鱼4草鱼H草鱼梳状过滤器。草鱼草鱼草鱼草鱼IF草鱼补偿滤波器能够提高颜色解调。草鱼草鱼草鱼草鱼颜色瞬态改善（CTI）。草鱼草鱼草鱼草鱼可编程的色调，鲤鱼色饱和度，鲤鱼对比度，鲤鱼亮度，鲤鱼清晰度。草鱼草鱼草鱼草鱼支持标准草鱼ITUR草鱼BT656草鱼格式或随着草鱼54/108MHZ草鱼时间多路复用输出。草鱼草鱼草鱼草鱼草鱼草鱼草鱼它的电路图如图37所示草鱼草鱼草鱼草鱼草鱼草鱼11草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图草鱼37草鱼草鱼TW2867电路图草鱼35草鱼VGA接口电路设计草鱼草鱼草鱼草鱼由于FPGA输出的是数字信号，鲤鱼所以需要一个DAC芯片把VGA信号转换为数字信号。草鱼本次设计采用的是美国AD公司的ADV7123，鲤鱼它具有240MHZ的最大采样速度，鲤鱼三路10位D/A转换器，鲤鱼它的内部电路及接口如图38所示。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼12草鱼草鱼草鱼草鱼草鱼草鱼图38草鱼草鱼ADV7123内部图草鱼草鱼要使用ADV7123，鲤鱼它的时序是至关重要的。草鱼ADV7123的操作时序图如图39所示，鲤鱼可见输出的时候只要给出输出数据的同步时钟即可，鲤鱼待时钟锁定数据后一段时间（T6）输出对应的模拟RGB量。草鱼草鱼草鱼13图草鱼39草鱼ADV7123草鱼的操作时序图草鱼草鱼ADV7123芯片可以和多种高精度的显示系统相兼容，鲤鱼能广泛地应用于各种图片图像草鱼草鱼草鱼处理系统和数字视频系统中。草鱼但在设计硬件电路时需要注意几个问题PORK（1）IOR、PORKIOB、PORKIOG信号分别为红色、PORK蓝色、PORK绿色通道的正电流输出端，鲤鱼在本设计中，鲤鱼只用到24位的色彩值，鲤鱼R、PORKG、PORKB的颜色数分别是8、PORK8、PORK8位，鲤鱼其余的位全部接低电平。草鱼（2）COMP信号是对内部的参考运放进行补偿（3）VREF为1235V的电压参考输出，鲤鱼需要与模拟电源之间连接一个01F的电容。草鱼（4）为了控制图像信号的满幅度，鲤鱼需要在REST管脚与GND之间连接一个滑动变阻器，鲤鱼通过调整REST上的电阻值来对模拟输出做出调整，鲤鱼从而使图像可以以最佳的亮度显示在显示器上，鲤鱼该滑动变阻器的阻值选为510。草鱼（5）IOG的电流值分为两种情况PORK当使用/SYNC信号时，鲤鱼IOG草鱼草鱼1144VREF/RSETMA；PORK当不使用/SYNC信号时，鲤鱼IOG79896VREF/RSETMA。草鱼此外，鲤鱼为使输入电源干净，鲤鱼应该将001F的退耦电容连接在ADV7123的电源端和模拟地端。草鱼草鱼设计时序时，鲤鱼应该注意PCLK是时钟输入端，鲤鱼在时钟的上升沿琐存G0G9、PORKR0R9、PORK草鱼B0B9信号、PORK/SYNC信号以及/BLANK信号。草鱼由FPGA提供的HSYNC行和VSYNC场同步信号，鲤鱼直接与VGA显示接口连接器相接。草鱼3个10位的IOR、PORKIOB、PORKIOG信号在点时钟脉冲PCLK的作用下送入到数据寄存器中，鲤鱼之后送到3个DAC模块中，鲤鱼复合同步信号和复合消隐信号加到IOR、PORKIOB、PORKIOG信号并送到输出端。草鱼根据以上分析，鲤鱼设计出VGA接口电路如图310所示。草鱼草鱼草鱼草鱼14图310草鱼草鱼ADV7123草鱼电路图草鱼草鱼草鱼36草鱼HDMI接口电路设计草鱼HDMI草鱼传输线包括三个不同的草鱼TMDS草鱼数据信息通道和一个时钟通道，鲤鱼这些通道用来传输音视频数据及附加信息，鲤鱼而FPGA输出的是24位的RGB信号，鲤鱼所以我们需要一个芯片来完成这种转换。草鱼本设计采用草鱼SILICON草鱼IMAGE草鱼公司的草鱼SIL9134草鱼作为草鱼HDMI草鱼源接口芯片，鲤鱼该芯片符合草鱼HDMI13草鱼标准的HDMI草鱼发送芯片，鲤鱼芯片处理的最高频率达到草鱼225MHZ草鱼，鲤鱼可满足对高清视频格式输入输出系统的要求。草鱼草鱼SIL9134是SILICON草鱼IMAGE草鱼公司推出的第三代HDMI接收器。草鱼它符合HDMI13草鱼规范，鲤鱼可支持最高单色12位深度，鲤鱼用HDMI线即可实现显示1080P60HZ的图像。草鱼同时它后向兼容DVI草鱼1O，鲤鱼因此它可以直接与DVI源相连接，鲤鱼比如高清数字机顶盒和PC等。草鱼高效的色度转换功能将RGB视频数据转化为标清格式或高清格式的YCBCR格式。草鱼SIL9134支持HDCP加密功能，鲤鱼可以接收经过HDCP密钥加密的信息。草鱼这些密钥降低了成本，鲤鱼同时对传输的视频信息做了最高级的安全保护。草鱼SIL9134使用了最新的TMDS核技术，鲤鱼这种技术通过了所有的HDMI兼容性测试。草鱼如图311所示，鲤鱼是SIL9134的功能图。草鱼草鱼草鱼图311，鲤鱼SIL9134功能图草鱼草鱼草鱼15SIL9134电路图如图312所示草鱼草鱼草鱼图312，鲤鱼SIL9134电路图草鱼37草鱼草鱼草鱼硬件电路总体框图草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼FPGA输入TW2867FLASHHDMI接口SIL9134VGA接口ADV7123DDR2晶振电路16草鱼4草鱼草鱼软件部分设计草鱼草鱼草鱼完成了系统的硬件设计，鲤鱼接下来需要在草鱼FPGA草鱼上实现相应的电路才能完成图像数据的存储与显示。草鱼在研究了本设计需求之后，鲤鱼将草鱼FPGA草鱼中的模块主要分为图像剪切模块、PORK图像存储模块和图像显示模块。草鱼本设计运用草鱼VERILOG草鱼HDL草鱼语言进行设计。草鱼下面将对图像剪切模块、PORK图像存储模块和图像显示模块进行详细的介绍。草鱼草鱼本次设计开发工具为ALTERA公司的QUARTES草鱼II草鱼121草鱼。草鱼草鱼41草鱼图像剪切模块草鱼草鱼草鱼草鱼草鱼草鱼草鱼本次设计输入的视频源为模拟信号，鲤鱼分辨率为1024X768，鲤鱼经过TW2867转换后，鲤鱼输出为16位的YCBCR格式的视频信号，鲤鱼分辨率仍然为1024X768。草鱼因为要把视频信号分别显示在VGA和HDMI两台显示器，鲤鱼所以要把视频信号进行分割，鲤鱼分割后的视频分辨率为原来的一半，鲤鱼即512X768,VGA显示器显示的是原视频的左半部分，鲤鱼HDMI显示器显示的是原视频的右半边分。草鱼下面将解释剪切的代码。草鱼草鱼INPUT110草鱼CLIPPER_TOP,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼/视频剪切参数PORKTOP草鱼/草鱼INPUT110草鱼CLIPPER_LEFT,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼/视频剪切参数PORKLEFT草鱼/草鱼INPUT110草鱼CLIPPER_WIDTH,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼/视频剪切参数PORKWIDTH草鱼/草鱼INPUT110草鱼CLIPPER_HEIGHT,草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼/视频剪切参数PORKHEIGHT草鱼草鱼/草鱼CLIPPER_TOP、PORKCLIPPER_LEFT表示剪切的起始点，鲤鱼CLIPPER_WIDTH、PORKCLIPPER_HEIGHT表示剪切的宽度和高度。草鱼草鱼VGA显示的参数草鱼CLIPPER_LEFT12D0,草鱼CLIPPER_WIDTH12D512,草鱼CLIPPER_TOP12D0,草鱼CLIPPER_HEIGHT12D768,草鱼HDMI显示的参数草鱼CLIPPER_LEFT12D512,草鱼草鱼草鱼CLIPPER_WIDTH12D512,草鱼CLIPPER_TOP12D0,草鱼CLIPPER_HEIGHT12D768,草鱼草鱼VIN_X_CNT和VIN_Y_CNT分别为点计数和行计数，鲤鱼然后满足草鱼ASSIGN草鱼CLIPPER_WR_EN草鱼草鱼VIN_X_CNT草鱼草鱼CLIPPER_LEFT草鱼PORK/场同步产生/草鱼ASSIGN草鱼DE_NET草鱼草鱼H_VIDEO草鱼PORK/视频有效数据产生/草鱼ASSIGN草鱼HS草鱼草鱼HS_REGPORK草鱼ASSIGN草鱼VS草鱼草鱼VS_REGPORK草鱼ASSIGN草鱼DE草鱼草鱼DE_REGPORK草鱼/行计数器，鲤鱼用于处理行相关/草鱼ALWAYSPOSEDGE草鱼DP_CLK草鱼OR草鱼NEGEDGE草鱼RST_N草鱼BEGIN草鱼草鱼草鱼IFRST_N草鱼H_CNT草鱼草鱼12D0PORK草鱼ELSE草鱼IFH_CNT草鱼草鱼H_TOTAL草鱼草鱼12D1草鱼H_CNT草鱼草鱼12D0PORK草鱼ELSE草鱼H_CNT草鱼草鱼H_CNT草鱼草鱼12D1PORK草鱼END草鱼/场计数器，鲤鱼用于处理场相关/草鱼ALWAYSPOSEDGE草鱼DP_CLK草鱼OR草鱼NEGEDGE草鱼RST_N草鱼BEGIN草鱼IFRST_N草鱼V_CNT草鱼草鱼12D0PORK草鱼ELSE草鱼IFH_CNT草鱼草鱼H_TOTAL草鱼草鱼12D1草鱼IFV_CNT草鱼草鱼V_TOTAL草鱼草鱼12D1草鱼V_CNT草鱼草鱼12D0PORK草鱼ELSE草鱼V_CNT草鱼草鱼V_CNT草鱼草鱼12D1PORK草鱼ELSE草鱼V_CNT草鱼草鱼V_CNTPORK草鱼END草鱼44草鱼草鱼软件总体框图草鱼草鱼草鱼草鱼图42为代码经过综合之后，鲤鱼生成的原理图，鲤鱼即代码的流程图。草鱼草鱼草鱼20草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图42草鱼草鱼综合后的原理图草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼21草鱼草鱼5草鱼草鱼设计流程及结果草鱼51草鱼草鱼工程编译草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼建立工程，鲤鱼在QUARTES草鱼II环境下编译，鲤鱼编译结果如图51所示。草鱼如图可知，鲤鱼该工程通过了所有步骤。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图51草鱼草鱼草鱼工程编译结果草鱼草鱼草鱼草鱼草鱼从图511可知FPGA的资源利用情况，鲤鱼其中逻辑单元LE使用了41，鲤鱼管脚使用了44，鲤鱼内部存储器使用了32，鲤鱼由此可以知道该FPGA芯片足以担任本次的设计工作。草鱼草鱼52草鱼草鱼下载程序草鱼草鱼草鱼草鱼草鱼工程编译成功之后，鲤鱼接着产生下载文件，鲤鱼下载方式如图52所示。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼22草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图52草鱼草鱼草鱼下载程序到FPGA草鱼草鱼由于FPGA是基于RAM结构的，鲤鱼所以不具有掉电记忆功能，鲤鱼则要把程序存储到EEPROM里，鲤鱼当FPGA上电启动时，鲤鱼它就从EEPROM里读取程序。草鱼草鱼53草鱼草鱼草鱼板级仿真与验证草鱼程序下载到芯片后，鲤鱼需要运用示波器进行在线调试，鲤鱼由于本设计需要探测的信号较多，鲤鱼且无法用硬件将全部信号引出供示波器连接调试，鲤鱼为此本设计采用SIGNALTAP草鱼进行现场调试。草鱼SIGNALTAP草鱼是基于ALTERA草鱼草鱼FPGA草鱼的内嵌的逻辑分析仪。草鱼它只需要一个草鱼JTAG草鱼口就可以访问到FPGA草鱼内部和外部的所有信号。草鱼它可以探测不容易看到的信号，鲤鱼捕获和显示实时信号，鲤鱼这样不仅避免购买昂贵的“逻辑分析仪”（如示波器），鲤鱼还大大的方便FPGA草鱼的现场调试。草鱼草鱼本次设计的基础是显示时序，鲤鱼从图223可知，鲤鱼1024X768分辨率的水平同步信号频率为483KHZ，鲤鱼刷新频率垂直同步信号频率为60HZ，鲤鱼图像时钟为65MHZ。草鱼图像时钟以FPGA时钟倍频到65MHZ，鲤鱼图53是以FPGA时钟为采样时钟，鲤鱼对水平同步信号和垂直同步信号进行采样。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图53草鱼草鱼草鱼草鱼草鱼信号采样草鱼23草鱼草鱼草鱼已知FPGA时钟50M的一个周期为2个时钟，鲤鱼从上图可知水平同步信号频率的一个周期为2068个时钟，鲤鱼则根据运算可知水平同步信号频率为483KHZ，鲤鱼同理可得垂直同步信号频率为60HZ，鲤鱼说明此次设计的显示时序符合要求。草鱼草鱼54草鱼草鱼实验结果草鱼图54为使用图像信号发生器，鲤鱼产生1024X768的测试信号。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼图54草鱼草鱼草鱼产生测试图像草鱼草鱼草鱼草鱼草鱼草鱼如图55所示，鲤鱼是测试图像经过控制器输出的图像，鲤鱼符合本次设计的要求。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼24草鱼草鱼草鱼草鱼图55草鱼草鱼草鱼设计结果草鱼草鱼55草鱼设计总结草鱼经过三个月的毕业论文设计，鲤鱼收获颇丰，鲤鱼感触良多。草鱼草鱼首先毕业论文的设计要求我们认真研究该课题，鲤鱼了解该课题研究的国内外相关背景，鲤鱼发展前沿及趋势，鲤鱼通过上网和图书馆查找相关资料，鲤鱼不但给我们的方案选择指明了方向，鲤鱼而且拓宽了视野，鲤鱼增长了见识。草鱼在提出一系列初步方案之后，鲤鱼要求我们根据客观实际情况作出最优化的选择，鲤鱼通过各环节各方案的仔细比较，鲤鱼我们不但对各元器件的功能性能增加了了解，鲤鱼而且更加熟悉和深刻了该方案的目的和作用要求，鲤鱼整体方案草鱼是由各小方案组成的，鲤鱼这又要求我们根据误差要求及前后环节的实际情况进行优化组合。草鱼经过查阅资料后，鲤鱼基本掌握了论文的规范书写，鲤鱼而在专业英语翻译部分，鲤鱼为我们以后对外文资料的阅读打下了基础。草鱼等等这些都为以后在工作岗位上更好的工作有很大的帮助。草鱼总之，鲤鱼本次毕业设计巩固了我们的专业理论知识，鲤鱼拓宽了视野，鲤鱼其中遇到的种种困难，鲤鱼提高了我们解决实际问题的能力。草鱼同时我和班上的同学互相帮助，鲤鱼学习，鲤鱼互相体谅，鲤鱼增强了我们的团队合作精神。草鱼草鱼草鱼草鱼草鱼草鱼草鱼参考文献草鱼1草鱼肖烊,卿粼波,罗代升基于草鱼FPGA草鱼的多模式显示草鱼VGA草鱼接口研究与设计J计算机工程与科学,2007,2956365草鱼草鱼2草鱼董兵,朱齐丹基于草鱼FPGA草鱼的草鱼VGA草鱼图像控制器的设计与实现J应用科技,2006,33104245草鱼草鱼3草鱼朱奕丹基于草鱼FPGA草鱼的图像采集与草鱼VGA草鱼显示系统J计算机应用,2011,31512581264草鱼草鱼4草鱼廖根兴基于草鱼FPGA草鱼的草鱼LCD草鱼测试用信号发生器研制,硕士学位论文长春东北师范大学,2010草鱼草鱼5草鱼谢磊草鱼草鱼基于草鱼FPGA草鱼的草鱼VGA草鱼图像控制器的设计与实现草鱼J草鱼新乡学院学报草鱼草鱼自然25科学版,2009,2665153草鱼草鱼6草鱼廖永清,丁旭昌,付建国等基于草鱼FPGA草鱼的草鱼VGA草鱼图像动态显示控制器的设计与实现J电视技术,2011,35175254草鱼草鱼7草鱼吕康基于草鱼FPGA草鱼的草鱼VGA草鱼图形控制器设计J科技风,2011,732草鱼草鱼8草鱼石著草鱼数字电子技术基础M北京高等教育出版社，鲤鱼2005P93335草鱼9草鱼戴伏生主编基础电子电路设计与实践M北京国防工业出版社，鲤鱼2002P102105草鱼10草鱼孙肖子，鲤鱼邓建国主编电子设计指南M北京高等教育出版社，鲤鱼2006P98120草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼谢草鱼辞草鱼历时将近几个月的时间终于将这篇论文写完，鲤鱼在论文的写作过程中遇到了无数的困难和障碍，鲤鱼都在同学和老师的帮助下度过了。草鱼草鱼首先最应该感谢的是我的同学，鲤鱼由于我的基础比较差，鲤鱼所以总是请教他们，鲤鱼但他们还是耐心的教我。草鱼还有我的舍友，鲤鱼在他的帮助之下，鲤鱼我的电路图才能完工。草鱼班上的同学还指导我修改论文。草鱼如果没有他们的帮助和支持，鲤鱼我将很难完成本次毕业设计。草鱼草鱼岁月如梭，鲤鱼时间在不经意之间就流逝的七七八八，鲤鱼有时候真想问问时间去哪儿了，鲤鱼短暂的时间生活即将结束，鲤鱼在这四年的生活中我学习到了很多专业知识，鲤鱼受到了很多良师益友的教诲与鼓励，鲤鱼跟重要的是学会了如何独立的去解决某一些问题，鲤鱼如果让问题变的不是问题。草鱼草鱼在这一次的毕业设计中，鲤鱼我意识到，鲤鱼之前所学的一切都是有用的，鲤鱼他是我们未来的铺26垫，鲤鱼它带给我们解决很多问题的理论知识。草鱼这里，鲤鱼我先要感谢我们的学校，鲤鱼是她给予了我这样一个学习的平台，鲤鱼让我在这次辛勤的学过了四年，鲤鱼学习到了人生中一笔最为可贵的财富，鲤鱼为我出去社会打下了坚实的基础，鲤鱼再者，鲤鱼我要感谢那些曾经教过我的老师，鲤鱼使他们让我在学习各种专业知识的同时，鲤鱼也同样让我这迷惘的四年的，鲤鱼慢慢的树立目标，鲤鱼找到自我，鲤鱼明确了未来发展的道路。草鱼还有就是要感谢那些在我生活中帮助过我点点滴滴的朋友或是陌生人，鲤鱼你的当时的帮助，鲤鱼是我莫大的动力，鲤鱼是对我莫大的鼓舞，鲤鱼谢谢你们，鲤鱼谢谢大家。草鱼草鱼之后，鲤鱼也是在这一次毕业设计中，鲤鱼最重要的一个人，鲤鱼我要感谢的是我的指导老师。草鱼整个毕业设计的过程，鲤鱼首先是论文题目制定时，鲤鱼他给予了明确题目，鲤鱼给了我前进的目标，鲤鱼让我在完成这个毕业设时有了具体方向。草鱼在论文提纲制定时，鲤鱼我本来没有什么方向，鲤鱼但是经过我的老师的帮助，鲤鱼让我在设计的过程中慢慢清晰思路。草鱼在完成初稿后，鲤鱼老师认真查看审阅了我的文章，鲤鱼指出了论文及作品中的些许不足，鲤鱼指导我修改等等。草鱼在此十分感谢黄老师老师的细心指导，鲤鱼才能让我顺利完成毕业论文。草鱼草鱼草鱼草鱼草鱼草鱼草鱼草鱼附录草鱼顶层程序PORK草鱼MODULE草鱼TOP草鱼/SYS草鱼INPUT草鱼CLK,草鱼INPUT草鱼SYS_KEY0,草鱼草鱼/I2C草鱼INPUT草鱼SCL,草鱼INOUT草鱼SDA,草鱼/VGA草鱼草鱼OUTPUT草鱼VGA_OUT_CLK,草鱼OUTPUT草鱼VGA_OUT_HS,草鱼OUTPUT草鱼VGA_OUT_VS,草鱼OUTPUT草鱼VGA_OUT_DE,草鱼27OUTPUT70草鱼草鱼VGA_OUT_RGB_B,草鱼OUTPUT70草鱼草鱼VGA_OUT_RGB_G,草鱼OUTPUT70草鱼草鱼VGA_OUT_RGB_R,草鱼草鱼/HDMI草鱼草鱼OUTPUT草鱼HDMI_OUT_CLK,草鱼OUTPUT草鱼HDMI_OUT_HS,草鱼OUTPUT草鱼HDMI_OUT_VS,草鱼OUTPUT草鱼HDMI_OUT_DE,草鱼OUTPUT70草鱼草鱼HDMI_OUT_RGB_B,草鱼OUTPUT70草鱼草鱼HDMI_OUT_RGB_G,草鱼OUTPUT70草鱼草鱼HDMI_OUT_RGB_R,草鱼草鱼/CVBS草鱼IN草鱼INPUT草鱼CVBS_IN_CLKP,草鱼INPUT草鱼CVBS_IN_CLKN,草鱼INPUT70草鱼CVBS_IN_DATA,草鱼草鱼/CVBS草鱼OUT草鱼草鱼OUTPUT草鱼CVBS_OUT_CLK,草鱼OUTPUT70草鱼CVBS_OUT_DATA,草鱼OUTPUT草鱼CVBS_OUT_HS,草鱼OUTPUT草鱼CVBS_OUT_VS,草鱼OUTPUT草鱼CVBS_OUT_DE,草鱼草鱼/DDR草鱼OUTPUT草鱼草鱼WIRE0草鱼草鱼0草鱼草鱼MEM_CS_N,草鱼OUTPUT草鱼草鱼WIRE0草鱼草鱼0草鱼草鱼MEM_CKE,草鱼OUTPUT草鱼草鱼WIRE12草鱼0草鱼草鱼MEM_ADDR,草鱼OUTPUT草鱼草鱼WIRE2草鱼草鱼0草鱼草鱼MEM_BA,草鱼OUTPUT草鱼草鱼WIRE草鱼草鱼MEM_RAS_N,草鱼OUTPUT草鱼草鱼WIRE草鱼草鱼MEM_CAS_N,草鱼OUTPUT草鱼草鱼WIRE草鱼草鱼MEM_WE_N,草鱼28INOUT草鱼草鱼WIRE0草鱼草鱼0草鱼草鱼MEM_CLK,草鱼INOUT草鱼草鱼WIRE0草鱼草鱼0草鱼草鱼MEM_CLK_N,草鱼OUTPUT草鱼草鱼WIRE3草鱼草鱼0草鱼草鱼MEM_DM,草鱼INOUT草鱼草鱼WIRE31草鱼0草鱼草鱼MEM_DQ,草鱼INOUT草鱼草鱼WIRE3草鱼草鱼0草鱼草鱼MEM_DQS,草鱼OUTPUT00MEM_ODT草鱼PORK草鱼草鱼PARAMETER草鱼H_ACTIVE草鱼草鱼16D1024PORK草鱼PARAMETER草鱼H_FP草鱼草鱼16D24PORK草鱼PARAMETER草鱼H_SYNC草鱼草鱼16D136PORK草鱼PARAMETER草鱼H_BP草鱼草鱼16D160PORK草鱼草鱼PARAMETER草鱼V_ACTIVE草鱼草鱼16D768PORK草鱼PARAMETER草鱼V_FP草鱼草鱼16D3PORK草