《数字逻辑》复习题.doc_第1页
《数字逻辑》复习题.doc_第2页
《数字逻辑》复习题.doc_第3页
全文预览已结束

付费下载

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

数 字 逻 辑 复 习 题1、(321)10=( )2=( )162、(AB.C)16=( )2=( )103、(.110)2=( )10=( )164、(32)10=( )8421BCD=( )余三BCD5、(216)10=( )2421BCD=( )5421BCD6、(36)10=( )9补=( )10补7、(-128.6)10=( )9补=( )10补8、计算5367-23659补9、计算3657-211610补10、用逻辑代数公理和定理证明: 11、将下列函数转化成为最小项表达式和最大项表达式 F(A、B、C、D)= F(A、B、C)= F(A、B、C、D)= F(A、B、C、D)=12、利用公式法和卡诺图法化简下列函数: F(A、B、C、D) F(A、B、C、D)=m(2、3、4、5、10、11、12、13) F(A、B、C、D)=M(2、4、6、10、11、12、13、14、15) F(A、B、C、D)=13、将下列函数简化,并用“与非”门和“或非”门实现该电路并判断有无竞争冒险现象,并予以消除。 F(A、B、C)=m(0、2、3、7) F(A、B、C)=M(3、6) F(A、B、C、D)= F(A、B、C、D)=14、用全加器及适当的门电路设计一个五人表决器。15、设计一个“四舍五入”电路,该电路输入为一位十进制的8421码,当其值大于或等于5时输出F的值为1,否则F的值为0。16、用与非门设计一个组合电路,该电路输入为1位十进制的2421码,当输入的数字为素数时,输出F为1,否则F为0。17、设计一个代码转换电路,将1位十进制数的余3码转换成2421码。18、设计一代码转换电路,将4位二进制数转换成格林码。19、什么是组合电路,说明组合电路的分析和设计的基本过程。20、举例说明什么是Mealy型电路和Moore型电路,并说明其在分析和设计时的过程。21、什么是同步时序电路,说明其分析和设计的基本过程。22、什么是脉冲型异步时序电路,说明其分析和设计的基本过程,并说明其对输入的要求。23、什么是电平型异步时序电路,说明其分析和设计的基本过程,并说明其对输入的要求及与组合电路的区别。24、举例说明利用ROM进行组合电路设计的基本方法。25、什么是PAL,举例说明利用PAL进行时序逻辑电路设计的基本方法和注意事项。26、说明RS触发器的功能及状态方程。27、说明D触发器的功能及状态方程。28、说明JK触发器及T触发器的功能及状态方程。29、什么是等效状态,并说明对完全给定状态表化简的基本过程。30、什么是相容状态,并说明对不完全给定状态表化简过程。31、给出RS、D、JK和T触发器的激励表。32、设计一个“101”序列检测器。33、设计一个“1101”序列检测器。34、设计一个一位6进制同步计数器。35、设计一个一位5进制异步计数器。36、设计一个二位二进制可逆计数器。37、给出如下同步时序逻辑电路的状态表,分别用D、JK、T触发器实现该电路,并说明用哪一种触发器组成的电路简单。y1y0Y1(n+1)Y0(n+1)x=0x=10000/001/00100/011/01000/011/01100/011/138、分析下图所示的同步时序电路。 CT1CT0CT2=1=1=1=1CPxZCJ1CJ2=1CPx“1”K2K2Y1Y239、分析下图所示的同步时序

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论