《JTAG测试介绍》PPT课件

JTAG测试,JTAG测试的两大优点：,1、方便芯片的故障定位,迅速准确地测试两个芯片管脚的连接是否可靠,提高测试检验效率。2、具有JTAG接口的芯片,内置一些预先定义好的功能模式,通过边界扫描通道来使芯片处于某个特定的功能模式,以提高系统控制的灵活性和方便系统设计。,边界扫描,边界扫描技术的基本思想是在靠近芯片的输入输出管脚上增加一个移位寄存器单元。因为这些移位寄存器单元都分布在芯片的边界上（周围），所以被称为边界扫描寄存器（Boundary-ScanRegisterCell）。边界扫描寄存器提供了一个便捷的方式用以观测和控制所需要调试的芯片。,JTAG测试原理,边界扫描测试是通过边界扫描单元以及一些附加的测试控制逻辑实现的。当芯片处于调试状态的时候，这些边界扫描寄存器可以将芯片和外围的输入输出隔离开来。通过这些边界扫描寄存器单元，可以实现对芯片输入输出信号的观察和控制。在正常的运行状态下，这些边界扫描寄存器对芯片来说是透明的，所以正常的运行不会受到任何影响。,每个I/O管脚都有一个BSC,每个BSC有两个数据通道:一个是测试数据通道,测试数据输入TDI(testdatainput)、测试数据输出TDO(testdataoutput);另一个是正常数据通道,正常数据输入NDI(normaldatainput)、正常数据出NDO(normaldataoutput)。如图1所示。,在正常工作状态,输入和输出数据可以自由通过每个BSC,正常工作数据从NDI进,从NDO出。在测试状态,可以选择数据流动的通道:对于输入的IC管脚,可以选择从NDI或从TDI输入数据;对于输出的IC管脚,可以选择从BSC输出数据至NDO,也可以选择从BSC输出数据至TDO。,另外，芯片输入输出管脚上的边界扫描寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链（Boundary-ScanChain）。一般的芯片都会提供几条独立的边界扫描链，用来实现完整的测试功能。边界扫描链可以串行的输入和输出，通过相应的时钟信号和控制信号，就可以方便的观察和控制处在调试状态下的芯片。,图2所示是边界扫描测试应用的示意图。为了测试两个JTAG设备的连接,首先将JTAG设备1某个输出测试脚的BSC置为高或低电平,输出至NDO,然后,让JTAG设备2的输入测试脚来捕获（capture)从管脚输入的NDI值,再通过测试数据通道将捕获到的数据输出至TDO,对比测试结果,即可快速准确的判断这两脚是否连接可靠,JTAG电路结构,JTAG控制器的电路结构如图3所示。JTAG控制器主要由三个部分组成:测试端口(TAP,testaccessport)控制器指令寄存器(包括指令译码器)数据寄存器,JTAG电路结构,(1)TAP控制器是边界扫描测试核心控制器。TAP有以下5个控制信号:TCK:TCK为TAP的操作提供了一个独立的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。TCK在IEEE1149.1标准里是强制要求的。TMS:TMS信号用来控制TAP状态机的转换。通过TMS信号，可以控制TAP在不同的状态间相互转换。TMS信号在TCK的上升沿有效。TMS在IEEE1149.1标准里是强制要求的。TDI:TDI是数据输入的接口。所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的（由TCK驱动）。TDI在IEEE1149.1标准里是强制要求的。TDO是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的（由TCK驱动）。TDO在IEEE1149.1标准里是强制要求的。TRST:TRST可以用来对TAPController进行复位（初始化）。不过这个信号接口在IEEE1149.1标准里是可选的，并不是强制要求的。因为通过TMS也可以对TAP进行复位（初始化）。,(2)指令寄存器：若执行数据寄存器边界扫描测试,则指令寄存器负责提供地址和控制信号去选择某个特定的数据寄存器;也可以通过指令寄存器执行边界扫描测试,这时,TAP输出的SELECT信号选择指令寄存器的输出去驱动TDO。(3)数据寄存器：边界扫描链属于数据寄存器中很重要一种。规定,必须具有的两个数据寄存器是边界扫描寄存器(boundaryscanregister)、旁通(bypass)寄存器。其它的寄存器是任选的。由指令寄存器选择某个特定的数据寄存器作为边界扫描测试寄存器,当一个扫描路径选定后,其它的路径处于高阻态。边界扫描寄存器是由围绕IC管脚的一系列的BSC组成的,正是由它来实现测试管脚信号的输入、输出;旁通寄存器只由一个扫描寄存器位组成,当选择了旁通寄存器,TDI和TDO之间只有一位寄存器,实际上没有执行边界扫描测试。旁通寄存器的作用是为了缩短扫描路径而对不需要进行测试的IC进行旁通。,JTAG电路结构图,如上所述,TAP控制器是边界扫描测试在TCK和TMS的控制下,可以选择使用指令寄存器扫描或数据寄存器扫描,以及控制边界扫描测试的各个状态。TMS和TDI是在TCK的上跳沿被采样,TDO是在TCK的下降沿变化。,TAP控制器的状态机,接下来，我们再了解下TAP控制器状态机：,图4所示,TAP控制器的状态机只有6个稳定状态:测试逻辑复位(test-logic-reset)、测试/等待(run-test/idle)、数据寄存器移位(shift-DR)、数据寄存器移位暂停(pause-DR)、指令寄存器移位(shift-IR)、指令寄存器移位暂停(pause-IR)。其它状态都不是稳态,而只是暂态.在上电或IC的正常运行时,必须使TMS在最少持续5个TCK保持为高电平,则TAP进入测试逻辑复位态。这时,TAP发出复位信号使所有的测试逻辑不影响元件的正常运行。若需要进行边界扫描测试,可以在TMS与TCK的配合控制下,退出复位,进入边界扫描测试需要的各个状态。,对于我们需要进行IC元件测试的设计人员来说,只要根据TAP控制器的状态机,设计特定的控制逻辑,就可以进行IC元件的边界扫描测试或利用JTAG接口使IC元件处于某个特定的功能模式。假设在我们设计的一个系统中,需要利用JTAG控制使其进入一种高阻模式(HIGHZ模式,这是IEEE1149.1推荐的任选模式之一),在这种模式下,芯片的所有输出管脚都处于无效态即高阻态。要使此IC进入HIGHZ,定义将位码00101写入指令寄存器,这时,边界测试数据寄存器选择的是旁通寄存器。,设计举例,(1)TRST=1。（使其进入测试模式）(2)进入SHIFT-IR状态:在连续5个TCK(上升沿),使TMS=01100,则进入SHIFT-IR状态。(3)将指令码写入指令寄存器:在SHIFT-IR状态,通过TDI将00101写入指令寄存器,需要5个时钟周期。(4)进入EXIT1-IR状态:在SHIFT-IR状态的第5个TCK的上升沿(最后一个指令码),使TMS=1,则进入EXIT1IR状态。(5)进入Update-IR状态:进入EXIT1-IR状态后,再使TMS=1,则进入Update-IR状态。(6)进入Run-Test/Idle状态:进入Update-IR状态后,再使TMS=0,则进入Run-Test/Idle状态,此时,IC进入HIGHZ状态。（以上描述可用VHDL代码生成）,JTAG应用,Infratest:Infra-structuretocheckiftheBoundary-Scanconnectionsarecorrect.Intertest：Interconnectionsin-betweenBoundary-Scancomponents.Memoryclustertest：testmemory.Clustertest：Interconnectionsin-betweennoBoundary-Scancomponents.FlashProg:FLASHprogrammer.PLDProg:ICprogrammer.,INFRA,INFRA(PASS）,INFRA(PASS）,CAPTURETestTheCAPTUREisafixedvaluefromtheINSTRUCTIONREGISTER.ItisusedtochecktheTDI-TDOandtheTCKandTMSconnections.TheFLAGisaddedtotesttheconnectionfromTDIofthetestertotheboard.IDENTTestOptionalIDENTETYREGISTERischeckedtocheckifthecorrectchipsareused.TRSTTestTotesttheoptionalTRSTsignal.*IfNOTRST-CAPTUREischecked.*IfTRST-IDENTETYREGISTERischecked.,INFRA（PASS）,INFRA(Failure),INFRA(Failure),Boundary-ScanIC,D6,D3andD5areOK.*D4andFLAGareBAD.#Somethingwrongin-betweenD6andD4.,INTER,Noticegreenline,INTER(PASS),Singleline,H=DrivevalueforaBoundaryScanoutputcell.L=DrivevalueforaBoundaryScanoutputcell.1=SensevalueforaBoundaryScaninputcell.0=SensevalueforaBoundaryScaninputcell.Z=DisabledBoundaryScanoutputcell.X=SensevalueforaBoundaryScaninputcellunknown.-=NoactiveBoundaryScancellsonthenet.,INTER(Failure),INTER(Failure),Failure,NetsA2andA3havesomeerrors.*WhenA2needstogolow,whilstA3ishigh,error.*WhenA3needstogolow,whilstA2ishigh,error.#BridgebetweennetsA2andA3.INTERFAIL,INTER(Failure),Whereerror,Memorycluster,Memorycluster(pass),Onecanselectanaddress.OnecanWritedatatothisaddress.OnecanRead-backthisdata.Ifthesame,OK;IfwrongERROR.,Memorycluster(Failure),Memorycluster(Failure),Addressarethestimulionly.Dataisstimuli(write)aswellasresponse(read).SotheconclusionsofaddresserrorshavetocomefromtheDataresponse.,Memorycluster(Failure),Cluster,Cluster(pass),Cluster(Failure),Cluster(Failure),Function(ofAND_D7)isembeddedinthetestvectors.Thusthediagnoseisonlyoutputoriented.,ALEisInputforAND_D7cluster(BoundaryscandrivesH,L).WRITEisInputforAND_D7cluster(BoundaryscandrivesH,L).WR_HTisOutputforAND_D7cluster(Boundaryscansense1,0).,Cluster(Failure),Failure,FlashProg,FlashProg,FLASHcannotbetestedlikeRAM!FLASHhasaprogrammingprotocol,meaning:Youhavetofull-filltheprogrammingprotocolsinordertowrite,beforeyoucanreadbackToomucheffort,soanID(Identity)ischecked.SendRD_IDprotocols(vectors1until12).ReadManufacturerIDprotocols(vector13).ReadDeviceID(vector14).Close(vectors15until17).,FlashProg(pass),FlashProg(Failure),Onfailure,theprocessisstopped,andanindicationabouttheplacewheretheerroroccurred(failingaddress)isgiven.,PLDProg,PLDProg(pass),Statusofaprogramm