电子电路设计训练(北航)exp2014verilog_第1页
电子电路设计训练(北航)exp2014verilog_第2页
电子电路设计训练(北航)exp2014verilog_第3页
电子电路设计训练(北航)exp2014verilog_第4页
电子电路设计训练(北航)exp2014verilog_第5页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1,1,实验一,电子电路设计训练数字部分(Verilog),2,广而告之,实验次数第五、六、七、八周,共4次实验地点新主楼F535平时以自有笔记本开发为主,现场实验主要为答疑和检查我们分得的实验室时段每周二7、8节每周四912节每周日58节每周日912节计划八个班协商安排,并适当考虑时段的苦乐公平;有特殊要求的同学请自行和其他同学调整,谢谢,3,3,目的:熟悉硬件开发流程,掌握Modelsim设计与仿真环境,学会简单组合逻辑电路、简单时序逻辑电路设计,不要求掌握综合和综合后仿真。内容:练习一、简单的组合逻辑设计(含练习题)练习二、简单分频时序逻辑电路的设计(含练习题)地点:新主楼F535时间:(第一次实验由于遇到清明节比较特殊)下周二(4月1日16:00-18:00):110327-28+调课同学下周四(4月3日18:00-20:00):110321-23下周四(4月3日20:00-22:00):110324-26如果检查不完,和第六周合并一起检查!请注意。第六周恢复正常排课!,4,广而告之,5,5,联系方法,李峭avionics何锋robinleo联系方主楼F710202教研室航空电子与总线通信实验室AvionicsandBusCommunication

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论