常用组合逻辑电路ppt课件

.,加法器,十进制与二进制,十进制：09十个数码，“逢十进一”。,在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。,在数字电路中，为了把电路的两个状态(“1”态和“0”态)与数码对应起来，采用二进制。,二进制：0、1二个数码，“逢二进一”。,.,加法器,加法器:实现二进制加法运算的电路,进位,不考虑低位来的进位,要考虑低位来的进位,.,一、半加器,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,逻辑符号：,半加器：,.,半加器逻辑状态表,逻辑表达式,.,二、全加器,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,逻辑符号：,全加器：,.,1.列逻辑状态表,2.写出逻辑式,.,.,全加器SN74LS183的管脚图,.,应用举例：用一片SN74LS183构成两位串行进位全加器。,串行进位,最低位相加，无下级来的进位数，故把最低位的全加器的进位输入端1Ci-1接地。,.,编码器,把二进制数码按一定规律编排，使每组数码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。,n位二进制代码有2n种组合，可以表示2n个信息。,要表示N个信息所需的二进制代码应满足2nN,.,一、二进制编码器,将输入信号编成二进制代码的电路。,2n个,n位,.,1.分析要求：输入有8个信号，即N=8，根据2nN的关系，即n=3，即输出为三位二进制代码。,例：设计一个编码器，满足以下要求：a、将I0、I1、I78个信号编成二进制代码。b、编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。c、设输入信号高电平有效。,.,2.列编码表：,.,3.写出逻辑式并转换成“与非”式,.,4.画出逻辑图,.,将十进制数09编成二进制代码的电路,二、二十进制编码器,表示十进制数,.,列编码表：四位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示09十个数码，最常用的是8421码。即从00001111四位二进制数中取前十种状态，表示09十个数字。,.,写出逻辑式并化成“或非”门和“与非”门,.,画出逻辑图,.,当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。,三、优先编码器,.,T4147编码器功能表,.,例:T4147集成优先编码器(10线-4线),T4147引脚图,低电平有效,.,译码器和数字显示,译码是编码的反过程，它是将输入代码的组合译成一个特定的输出信号。,一、二进制译码器,.,状态表,例：三位二进制译码器（输出高电平有效）,.,写出逻辑表达式,.,逻辑图,011,100,.,例：二位二进制译码器（输出低电平有效）,逻辑状态表,逻辑式,.,逻辑图,.,2-4线译码器74LS139的内部线路,.,74LS139的功能表,.,74LS139管脚图,一片139中含两个24线译码器,引线上加“o”也表示低电平有效。,.,例：利用译码器分时将采样数据送入计算机,.,0,脱离总线,全为“1”,.,例：用24线译码器74LS139产生一组多输出函数。,由其功能表得下列逻辑式：,所以,74LS139的功能表,.,接线图,n2n线译码器的输出，包含了n变量函数中所有的最小项。加上或门或与非门，就可以组成任何形式的输入变量小于等于n的组合逻辑函数。,总结,.,二、二-十进制显示译码器,在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。,.,半导体数码管由8个发光二极管按一定形状组合后封装而成。每个发光二极管实质上是一个PN结，当外加正向电压时发光。右图是由7只条状发光二极管和1只点状发光二极管组成的半导体数码管。7只条状发光二极管分别为8字图形的一段，控制不同字段的,.,0010010,低电平时发光,高电平时发光,.,2.七段译码显示器,.,七段显示译码器状态表,若使用共阴极数码管，则将表中的0和1对换。,.,把上页状态表写出逻辑式并化简得：,按上述逻辑关系并增添试灯、灭灯等功能，集成为一片芯片，型号74LS47，其管脚图如下页。,.,显示译码器74LS47的管脚图,.,显示译码器74LS47的逻辑功能表,.,74LS47与七段显示器件的连接,显示译码器输出与数码管对接时，要分别串一只100的限流电阻，否则烧坏数码管。,.,74LS47与七段显示器件的连接,显示译码器输出与数码管对接时，七段发光二极管也可以共用一只100的限流电阻，只要电阻功率足够。,.,数据分配器和数据选择器,在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。,使能端,多路选择器,多路分配器,.,一、数据选择器,从多路数据中选择其中所需要的一路数据输出。,例：四选一数据选择器,输出数据,使能端,.,1,1,&,1,1,1,&,&,&,1,Y,D0,D1,D2,D3,A0,A1,1,0,0,“与”门被封锁，选择器不工作。,CT74LS153型4选1数据选择器,.,1,1,&,1,1,1,&,&,&,1,Y,D0,D1,D2,D3,A0,A1,0,1,“与”门打开，选择器工作。,由控制端决定选择哪一路数据输出。,选中,D0,.,多路选择器广泛应用于多路模拟量的采集及A/D转换器中。,由逻辑图写出逻辑表达式,.,例1：用2片多路选择器选择8路信号,D0D3,D0D3,如：A2A1A0=010，输出Y=1D2=D2。,.,例1：用2片多路选择器选择8路信号,D4D7,D4D7,如：A2A1A0=110，输出Y=2D2=D6。,.,例2：用CT74LS151型8选1数据选择器实现逻辑函数式Y=AB+BC+CA,CT74LS151功能表,解：将逻辑函数式用最小项表示,数据选择器的逻辑函数式,.,比较以上两式，得：,若令数据选择器的选择端A2=A、A1=B、A0=C，即将其选择端作为输入变量端；而令数据输入端D3=D5=D6=D7=“1”，D0=D1=D2=D4=“0”，即可实现输出Y，如图所示。,.,总结,用n位地址输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。,设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以综合为一个输入端。,4选1数据选择器输出的逻辑式：,比较两式，可令：,要实现的函数式：,例如：,.,二、数据分配器,将一个数据分时分送到多个输出端输出。,数据输入,使能端,D,Y0,Y1,Y2,Y3,S,数据输出端,确定芯片是否工作,.,数据分配器的功能表,Y3Y2Y1Y0,.,应用举例,一、交通信号灯故障检测电路,交通信号灯在正常情况下，红灯(R)亮停车,黄灯(Y)亮准备，绿灯(G)亮通行，正常时，只有一个灯亮。如果灯全不亮或全亮或两个灯