第2章_逻辑电路设计基础ppt课件

第2章,逻辑电路设计基础,.,本章主要内容,布尔代数基础基本逻辑门的实现与表示方法组合逻辑电路设计方法及实例时序逻辑电路设计方法及实例,.,1.布尔代数基础,布尔代数是研究变量之间逻辑关系的一门代数学。布尔代数中的变量是逻辑变量，只有两个可能的取值0,1，分别表示逻辑意义上的真或假。最基本的逻辑操作：“与”（逻辑乘，符号AB或AB）、“或”（逻辑加，符号A+B）、“非”（求反，符号A、或A、或/A）。与操作的定义：A=1且B=1AB=1或操作的定义：A=1或B=1A+B=1非操作的定义：若A=1则A=0，若A=0则A=1类似地可以定义多个变量的与操作和或操作。其它常用的逻辑操作：与非、或非、与或非、异或、同或等。,1.1布尔代数的概念与基本逻辑操作,.,0-1律：A0=0A+1=1自等律：A1=AA+0=A重叠律：AA=AA+A=A互补律：AA=0A+A=1交换律：AB=BAA+B=B+A结合律：(AB)C=A(BC)(A+B)+C=A+(B+C)分配律：A(B+C)=AB+ACA+BC=(A+B)(A+C)吸收律：A(A+B)=AA+AB=AA+AB=A+B反演律(De.Morgan定理)：AB=A+BA+B=AB双重否定律(还原律)：A=A,1.2基本定理和常用公式,.,逻辑函数可以选用布尔代数式表示、真值表表示或卡诺图表示。例：,X=AB,真值表,布尔代数式,1.3逻辑函数的表示方法,.,1.4真值表和逻辑表达式的相互转换,ABX001011101110,转换方法：写出真值表中函数值那一列中每个“1”所对应的“最小项”；将上述最小项全部“或”起来，即可得到函数的逻辑表达式。,X=AB+AB+AB,.,将一个逻辑函数变成一个形式更简单，与之等效的逻辑函数，称为化简。由于每个逻辑表达式是和一个电路相对应的，因此表达式的化简就能减少实现它的电路所用的元器件。下面介绍两种常用的化简方法：代数化简法和卡诺图化简法。代数化简法：利用布尔代数的基本公式和规则，进行化简的方法。例如：AB+AB+AB=A(B+B)+AB=A+AB=A+B,1.5逻辑函数的化简,.,用卡诺图表示逻辑函数：由全部变量或其反变量形成的逻辑乘积项称为最小项。对n个变量，共有2n个最小项。卡诺图是一种直观的平面方块图，它将平面划分为2n个小格，用来表示n个变量的全部2n个最小项。卡诺图的左边和上边书写的规则必须是这样的：两相邻小格之间只能有一个变量是相反的，而其余的变量都是相同的。为了简单起见，往往把周边变量的原码用1表示，反码用0表示。在小格中填上对应最小项的取值。由于任何一个函数都可以展开为若干个最小项之和，因此，可用卡诺图表示任意一个逻辑函数。对于有偶数个输入变量的函数，把卡诺图作成正方形，即水平方向和垂直方向的变量数相等；若输入变量为奇数，则水平方向和垂直方向的变量数之差不应大于1。见下图：,1.5逻辑函数的化简,.,1.5逻辑函数的化简,.,卡诺图化简法：由于相邻两小格所表示的最小项只有一个变量是互为相反的（位于卡诺图同一行或同一列两端的小格也应理解为相邻），因此，相邻两小格合并后的布尔表达式显然会减少一个变量，这样就化简了逻辑表达式。任意两个相邻小格构成的块叫1维块，两个相邻1维块合并后又可以减少一个变量，两个相邻1维块合并后构成的块称为2维块。两相邻2维块合并（称为3维块）又可以减少一个变量，以此类推。同一个小块可以重复使用多次。若在某些实际问题中，某些最小项不会出现或不被利用，其值可以不加指定，在进行卡诺图化简时，可以根据情况指定为0或者1，以简化逻辑表达式。见上图。,1.5逻辑函数的化简,.,通常情况下，可把物体划分成导体（双向导电）和绝缘体（不导电）两大类。在这两类物体的两端有电压存在时，会出现有电流流过或无电流流过物体的两种不同情形。人们也可以制作出另外一类物体，使其同时具备导体和绝缘体两种特性，其特性取决于在物体两端所施加电压的方向，当在一个方向上有正的电压（例如0.7V）存在时，可以允许电流流过（如图所示），此时该物体表现出导体的特性；而在相反的方向上施加一定大小的电压时，该物体中不会产生电流，表现出绝缘体的特性，即该物体只能在单个方向上导电，这样的物体被称为半导体。制作出的器件被称为二极管。,2.基本逻辑门的实现与表示方法,2.1晶体二极管及其单方向导电特性,.,2.2晶体三极管和反相器电路,在半导体的基体上，经过人工加工，可以生产出三极管，它类似于2个背向相连接的二极管，有3个接线端，分别被称为集电极、基极和发射极，其特性是：,输入电平=0.7V,三级管导通，使输出电平为0V；输入电平=0V,三级管截止，使输出电平4V；这已经构成了反相器电路，完成逻辑取反功能。,.,2.3与非门和或非门,与非门：2路输入都高，输出才为低；或非门：任何一路输入为高，输出都为低（原1个三极管变成串接的2个三极管）（原1个三极管变成并联的2个三极管）,当然，也可以制作并使用不带反相功能的与门和或门电路。,.,2.4基本逻辑门电路的图形符号,下图是非门、与门、或门等基本门电路的图形符号:,.,另外一套常用的基本门电路的图形符号：,2.4基本逻辑门电路的图形符号,.,2.5三态门电路,三态门电路是一种重要的总线接口电路，是构建计算机总线的理想电路。“三态”是指电路可以输出正常的“0”或“1”逻辑电平，也可以处于高阻态，取决于输入和控制信号。为高阻态时，相当于与所连接的电路断开，便于实现从多个数据输入中选择其一。,.,计算机中常用的逻辑器件，包括组合逻辑电路和时序逻辑电路两大类别：组合逻辑电路的输出状态只取决于当前输入信号的状态，与过去的输入信号的状态无关，例如加法器、译码器、编码器、数据选择器等电路。时序逻辑电路的输出状态不仅和当前的输入信号的状态有关，还与以前的输入信号的状态有关，即时序逻辑电路有记忆功能。最基本的记忆电路是触发器，包括电平触发器和边沿触发器，由基本触发器可以构成寄存器、计数器等部件。,3.组合逻辑电路设计方法及实例,3.1计算机中常用的逻辑器件,.,设计组合电路的步骤如下：1、对问题进行描述。2、定义输入输出变量。3、写出真值表。4、根据真值表写出输出表达式，并化简。5、画出逻辑电路图。,3.2组合逻辑电路的设计方法,.,3.3半加器设计,问题描述：对两个二进制数进行加法运算，产生1位“和”和1位“进位”。定义输入输出变量：输入x,y,输出S（sum）,C(carry)。真值表：见右图。逻辑表达式：S=xy+xy=xy,C=xy逻辑电路图：见右图。,.,3.4全加器设计,真值表：,.,3.5编码器设计,编码指的是对一系列二进制代码中的每一个代码赋予一固定的含义。实现编码的数字电路称作编码器。编码器电路，通常实现把2n个输入变量编码成n个输出信号的功能，可以处理2n个输入变量之间的优先级关系，例如在有多个中断请求源信号到来时，可以借助编码器电路给出优先级最高的中断请求源所对应的优先级编码。对N个信号进行编码时，可以用公式2nN来确定需要使用的二进制数的位数n。设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出真值表，然后写出逻辑表达式并进行化简，最后画出逻辑图。,.,例：将八个状态编码成3位二进制代码表示。,八线-三线编码器,3.5编码器设计,.,I1,I2,I3,I4,I5,I6,I7,I0,F3,F2,F1,8-3编码器逻辑图,&,&,&,3.5编码器设计,.,译码是编码的逆过程，将输入的每个代码“翻译”过来，实现译码的逻辑电路称为译码器。二进制译码器的输入为一组二进制代码，而输出则是一组高、低电平信号。译码器电路，实现对n个输入变量，给出2n个输出信号的功能，每个输出信号对应n个输入变量的一个最小项。是否需要译码，通常可以用一或几个控制信号加以控制。译码器多用于处理从多个互斥信号中选择其一的场合。常用的译码器类型：2线4线译码器型号:74LS1393线8线译码器型号:74LS1384线16线译码器型号:74LS154,3.6译码器设计,.,2线4线译码器设计,74LS139,“”表示低电平有效。,.,74LS139管脚图,一片139中含两个2-4译码器,.,工作原理：（以AB=00为例）,脱离总线,例：利用2-4线译码器分时将采样数据送入计算机。,.,3线8线译码器设计,（74LS138）,.,数据分配器设计,它将一个输入x分时地送到多路输出上去。具体选择哪一路输出由一组选择变量确定。它有一根输入线，n根选择线，2n根输出线。,数据分配器是将一个数据源来的数据根据需要送到多个不同的通道上去的逻辑电路。,.,00X000010X001000X011000X,四路分配器实际电路,数据分配器设计,.,数据选择器设计,数据选择器（MUX）又称多路开关，它是以“与-或”门、“与-或-非”门实现的电路，在选择信号的控制下，实现从多个输入通道中选择某一个通道的数据作为输出。在计算机中，按照需要从多个输入数据中选择其一作为输出是最常遇到的需求之一。例如，从多个寄存器中，选择指定的一个寄存器中的内容送到ALU的一个输入端，选择多个数据中的一个写入指定的寄存器，选择多个数据中的一个送往指示灯进行显示等等。,.,输入信号,输出信号,数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。,EN使能端（控制端，允许端）；EN=1时，禁止数据选通（不工作），EN=0时，选择器工作。,地址输入端（选择控制端）,D0、D1、D2、D3数据输入端，数据选择器通常按数据输入端数命名，常用的有：四路选择器、八路选择器、十六路选择器。,数据选择器设计,.,2选1数据选择器设计,输入数据,输出数据,控制信号,集成化,型号:74LS157,.,其中：mi为选择变量S1、S0的四个最小项；Di为四路选择器的四个输入数据；对于2n路选择器，它应有n个地址输入端（设为S0，S1，Sn-1），2n个数据输入端（设为D0，D1，D2n-1），其输出函数为：,4选1数据选择器74LS153设计,.,本章主要内容,布尔代数基础基本逻辑门的实现与表示方法组合逻辑电路设计方法及实例时序逻辑电路设计方法及实例,.,R-S触发器,触发器是典型的时序逻辑电路，有记忆功能，最简单的触发器是由两个交叉耦合的“与非”或“或非”门组成的R-S触发器，2个输出分别为Q和/Q，两路输入分别为R和S。,当R为低电平（0），S为高电平（1）时，会使Q变为高电平（1），此时/Q定变成低电平（0），在R恢复为高电平（1）后，Q和/Q将保持不变，即记忆了本次变化。当S为低电平（0），R为高电平时（1），会使/Q变为高电平（1），此时Q定变成低电平（0），在S恢复为高电平（1）后，Q和/Q也将保持不变，这是R-S触发器。,.,D锁存器(Dlatch),D锁存器真值表：,当把R-S触发器的两个输入S和R变为一个D的互补输入后，可以通过控制信号C将数据D写入该触发器，即当C=1时，Q=D且将随D而变化；当C=0时，该触发器将保持原来的状态。该触发器称为D锁存器。,DC,Q/Q,01,01,11,10,X0,Q0/Q0,.,D触发器(Dflipflop),前面刚介绍的触发器属于电平触发方式，在电平有效期内，输出会随着输入的变化而变化，抗干扰能力差。为克服这一缺点，人们又研制出边沿触发方式的触发器。最常用的边沿触发方式的触发器为D触发器，它由3个基本触发器构成。输入信号D在触发脉冲CP的正跳变沿期间被写入触发器，其它时间D的变化不会影响触发器的状态。输入信号/RD和/SD用于触发器的清0和置1操作。D触发器常用于构建寄存器，移位寄存器，计数器等部件。,与非1,与非2,与非4,与非6,与非3,与非5,/RD,/SD,Q,CP,/Q,D,D触发器真值表：,/RD/SDDCP,Q/Q,01XX,01,10XX,10,110,01,111,10,.,寄存器(register),寄存器是计算机中的重要部件，用于暂存指令和数据等，通常多选用多个并行操作的D触发器或锁存器组成。一个寄存器所使用的触发器的数目被称为寄存器的位数，例如4位、8位等；从使用的角度，还可以通过另外几个控制信号，控制寄存器是否可以接受输入，输出的是正常逻辑电平还是高阻态，是否具有清0和置1功能等。下图给出的是一个由4个触发器构成的4位寄存器。,.,带写入控制端的寄存器,.,移位寄存器,能够实现移位功能的寄存器称为移位寄存器。移位操作的类型有：逻辑移位、算术移位、左移、右移、循环左移、循环右移等。移位寄存器通常用D触发器搭建而成，下面是一个简单的右移寄存器。,还可以为寄存器增加很多控制逻辑，构成具有复杂功能的移位寄存器，如：数据装载、清0、置1、移位类型、移位位数等。见书上44页图2.23的移位寄存器就实现了左移、右移、数据装载和保持四种功能。,.,时序电路设计方法,时序电路由若干触发器和组合逻辑门组成，其中的触发器用于存储当前的状态，根据输入信号与当前状态，组合逻辑电路用于确定下一个状态并产生输出。即输出及下一个状态是当前状态及当前输入的函数。这样，描述一个时序电路时，使用的信号包括输入序列、内部状态以及输出。下图示出一种典型时序电路：,.,有限状态机理论,时序电路具有多个状态，时序电路在工作时常常在多个状态之间相互转换，因此时序电路也称为有限状态机（finitestatemachine）。若时序电路有N个状态，则至少需要n=log2N个触发器来表示这些状态。设计一个有限状态机的步骤一般是：1、画出状态转移图。首先为每个状态Si指定一个不同的二进制数，作为该状态的编码。当触发器的输出为这个二进制数时，我们说时序电路处在Si状态。状态用一个圆圈表示。在圆圈内写出Si以及表示这个状态的二进制编码。状态之间的转移用带箭头的线段表示，箭头方向的状态是下一个状态，并在线上标出转向这下一个状态应有的输入信号的值以及这时的输出信号的值。输入和输出之间加一小斜线。2、写出状态转移表。状态转移表的格式一般是把当前状态写在最左列，紧接着的是为该状态指定的二进制数，然后是输入信号，再就是下一个状态，最后是为下一个状态所指定的二进制数。表中的内容要根据状态转移图来填写。3、写出下一个状态的布尔表达式，并尽可能化简。表达式输入包括当前状态和输入信号，输出依使用的触发器类型确定。4、写出输出信号的真值表。真值表的输入部分包括当前状态和输入信号。输出信号真值表也可以和状态转移表合在一起写，若信号较多，也可以分开写。5、写出输出信号的布尔表达式并化简。6、根据下一状态和输出信号的布尔表达式，画出逻辑图。,.,七段显示十进制数双向计数器设计,十进制计数器有0到9共10个状态，所以我们需要用log210=4位二进制编码来区分它们，即需要4个触发器。另外，还要有一位外部输入来指明是做加计数还是减计数。每个时钟脉冲到来时，计数器的值加1或减1。我们用七段显示器来显示这4位二进制编码所代表的十进制数。七端显示器有发光二极管显示和液晶显示两种，被广泛用在数字式钟表、计算器、仪表中，来显示十进制数据。如图所示，我们用a、b、c、d、e、f、g表示每段的控制信号，当控制信号为1时，相应的段发光。由此我们可以得到10个十进制数字所对应的各个信号值。,a,g,d,c,b,f,e,.,七段显示十进制数双向计数器设计,定义变量：I-加计数/减计数，I=1时加，I=0时减；Q3,Q2,Q1,Q0表示当前状态，从0000到1001分别表示十进制数的09；D3,D2,D1,D0表示下一个状态；a,b,c,d,e,f,g为七段显示器的控制信号。用S0S9来命名09这10个状态。状态转移图如下：,S00000,S10001,S20010,S30011,S91001,S40100,S81000,S70111,S60110,S50101,1/1111110,1/0110000,1/1101101,1/1111001,1/0110011,1/1011011,1/1011111,1/1110000,1/1111111,1/1111011,