第三章 嵌入式硬件平台设计

第三章嵌入式硬件平台设计,1,3,2,存储器系统设计（第四章内容）,S3C2410简介,最小系统设计,4,引脚描述,嵌入式系统的软硬件框架,串口、并口、USB、以太网等,LED、LCD、触摸屏、鼠标、键盘等,Linux、Vxworks、uC/OS-II等,第三章嵌入式硬件平台设计,1,3,2,存储器系统设计,S3C2410简介,最小系统设计,4,引脚描述,3.1S3C2410简介,S3C2410是Samsung公司推出的16/32位RISC处理器，主要面向高性价比、低功耗的手持设备应用。S3C2410有S3C2410X和S3C2410A两个型号，A型是X型的改进型，具有更好的性能和更低的功耗。CPU内核为16/32位ARM920T内核，采用AMBA新型总线结构。AHB（AdvancedHighperformanceBus）ASB(AdvancedSystemBus)APB(AdvancedPeripheralBus)独立的16KB指令cache和16KB数据cache,嵌入式硬件平台设计,3.1.1S3C2410内部结构,5,嵌入式硬件平台设计,3.1.2S32410A的技术特点,（1）体系结构采用ARM920TCPU内核；增强的ARM体系结构MMU，支持WinCE、EPOC32和Linux；使用指令cache、数据cache内部采用先进的微控制器总线体系结构（2）系统管理器支持小端和大端方式；地址空间：每个bank有128MB，总共1GB；每个bank支持可编程的8位、16位、32位数据总线宽度;支持SDRAM的自动刷新和掉电模式；支持各种类型的ROM启动。,S3C2410片上资源,16KB数据Cache，16KB指令Cache，MMU，外部存储器控制器；,LCD控制器（支持黑白、灰度、ColorSTN、TFT屏），触摸屏接口；,NANDFLASH控制器，SD/MMC接口支持，4个DMA通道；,3通道UART、1个多主I2C总线控制器、1个I2S总线控制器；,4通道PWM定时器及一个内部定时器；,117个通用I/O口；24个外部中断源；,8通道10位ADC；,实时时钟及看门狗定时器等。,两个USB主/一个USB从；,S3C2410片上资源,时钟管理片上MPLL和UPLLUPLL产生用于USB主机/设备操作的时钟MPLL产生操作MCU的时钟:CPU所需的FCLK时钟，AHB的HCLK和APB的PCLK,电源管理模式：Normal、Slow、Idle、Poweroff正常模式为正常运行模式慢速模式为不加PLL的低时钟频率空闲模式只停止CPU的时钟掉电模式切断所有外设和内核的电源,S3C2410片上资源,中断控制器55个中断源电平/边沿触发模式,工作电压内核:1.8V,最高工作频率200MHz内核:2.0V,最高工作频率266MHzI/O及存储器:3.3V,封装：272-FBGA,3.4.3S3C2410的存储器控制,S3C2410A的存储器控制器提供访问外部存储器所需要的存储器控制信号，具有以下特性：支持小大端（通过软件选择）。地址空间：每个bank有128MB（总共有8个bank，共1GB）。除bank0只能是16/32位宽之外，其他bank都具有可编程的访问位宽（8/16/32位）。总共有8个存储器bank（bank0bank7）：一其中6个用于ROM，SRAM等；一剩下2个用于ROM，SRAM，SDRAM等。7个固定的存储器bank（bank0bank6）起始地址。最后一个bank（bank7）的起始地址是可调整的。最后两个bank（bank6和bank7）的大小是可编程的。所有存储器bank的访问周期都是可编程的。总线访问周期可以通过插入外部等待来扩展。支持SDRAM的自刷新和掉电模式。支持各种ROM启动。,11,12,不使用NANDFlash作为启动ROM使用NANDFlash作为启动ROM注意：SROM表示是ROM或SRAM类型的存储器；SFR指特殊功能寄存器。图3.2.1S3C2410A复位后的存储器映射,第三章嵌入式硬件平台设计,1,3,2,存储器系统设计,S3C2410简介,最小系统设计,4,引脚描述,S3C2410的引脚分布图,引脚描述,总线控制信号,SDRAM/SRAM,NANDFlash,LCD控制信号,18,中断控制信号,19,DMA控制信号,UART控制信号,ADC,IIC-BUS控制信号,IIS-BUS控制信号,触摸屏接口控制信号,22,SPI接口信号,USB从接口信号,23,USB主接口信号,GPIO,24,TIMER/PWM控制信号,复位和时钟信号,25,JTAG测试逻辑,26,电源,27,芯片及引脚分析,28,具有大量的电源和接地引脚，应注意电源电压及分配,芯片引脚主要有如下几种类型：S3C2410X的引脚主要分为如下几类，即：数字输入（I）、数字输出（O）、数字输入/输出（I/O）、模拟输入/输出,输出类型的引脚主要用于S3C2410X对外设的控制或通信，由S3C2410X主动发出，这些引脚的连接不会对S3C2410X自身的运行有太大的影响,输入类型的引脚有些直接决定S3C2410X是否可正常运行，设计时应特别注意,输入/输出类型的引脚主要是S3C2410X与外设的双向数据传输通道,2、S3C2410X的引脚信号描述,29,第三章嵌入式硬件平台设计,1,3,2,存储器系统设计,S3C2410简介,最小系统设计,4,引脚描述,30,1、一个嵌入式处理器是不能独立工作的，必须给它供电、加上时钟信号、提供复位信号，如果芯片没有片内程序存储器，则还要加上存储器系统，然后嵌入式处理器才可能工作。2、这些提供嵌入式处理器运行所必须的条件的电路与嵌入式处理器共同构成了这个嵌入式处理器的最小系统。3、大多数基于ARM9处理器核的微控制器都有调试接口，这部分在芯片实际工作时不是必需的，但因为这部分在开发时很重要，所以把这部分也归入到最小系统中。,3.3最小系统的设计,最小系统框图,31,可选，当嵌入式处理器中无存储器时，或需扩充存储器时，需加上。,可选，方便调试和测试，一般都加上。,电源电路-概述,电源系统为整个系统提供能量，是整个系统工作的基础，具有极其重要的地位。电源系统处理的好坏，将直接影响到整个系统的稳定性、可靠性等。多电源系统的设计、电源的分配、印制板设计中电源的设计等，都是必须考虑的。,电源电路-考虑的因素,33,1.输入的电压范围、电流；2.输出的电压、最大电流、最大功率；3.输出纹波大小；4.安全因素；5.电池兼容和电磁干扰；6.体积要求；7.成本要求。方案：AC-DC+DC-DC,电源电路-需求分析,34,1、一般是多电源系统，I/O一般为3.3V供电，内核为2.5V（S3C44B0）、1.8V（S3C2410）供电，有可能还包含5V或12V等电源；2、一般将数字电源和模拟电源分别供电；3、要求电源纹波比较小，一般采用LDO（lowdropoutregulator，低压差线性稳压器）供电；,电源电路-芯片选型,35,1、有很多厂家均生产LDODC-DC转换芯片，如Maxim、Linear、Sipex、TI、Microchip等；2、转换到5V的芯片有UA7805、TL750L05、LTC3425、REG1117-5等；3、转换到3.3V的芯片有LT1083（7.5A）、LT1084（5A）、LT1085（3A）、LT1086（1.5A），REG1117-3.3等；,电源电路-参考电路,36,时钟电路,37,1、主时钟电路,2、RTC时钟电路,3、主时钟及USB时钟滤波,时钟电路用于向CPU及其它电路提供工作时钟，S3C2410使用无源晶振，晶振的接法如下图所示,主时钟电路,RTC时钟电路,主时钟及USB时钟滤波,时钟电路,38,2、根据S3C2410的最高工作频率以及PLL电路的工作方式，选择12MHz的无源晶振。12MHz的晶振频率经过S3C2410片内的PLL电路倍频后，可达到202.8MHz的频率。,3、片内的PLL电路兼有频率放大和信号提纯的功能，因此，系统可以以较低的外部时钟信号获得较高的工作频率，以降低因高速开关时钟所造成的高频噪声。,1、S32410有两个锁相环，一个用于FCLK、HCLK和PCLK，另一个专门用于USB模块,复位电路,39,由RC电路及施密特触发器组成：,JTAG调试接口电路,40,1、JTAG(JointTestActionGroup，联合测试行动小组)是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试。,2、目前大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器件等。3、标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。4、JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。JTAG接口还常用于实现ISP（In-SystemProgrammable在系统编程）功能，如对FLASH器件进行编程等。5、通过JTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。目前JTAG接口的连接有两种标准，即14针接口和20针接口。,JTAG调试接口电路-14针接口及定义,41,JTAG调试接口电路-20针接口及定义,42,JTAG接口电路设计接口电路,必须接上拉,20针JTAG接口,硬件调试,44,尽可能的从简单到复杂，一个单元一个单元地焊接调试，以便在调试过程中遇到困难时缩小故障范围，在调试过程中，应先确定电路没有短路，才能通电调试。,先从最小系统调试：S3C2410X+电源电路+晶振电路+复位电路+JTAG接口,然后加上SDRAM，再加上FLASH，然后再加上其它接口,芯片在工作时有一定的发热是正常的，但如果有芯片特别发烫，则一定有故障存在，需断电检查确认无误后方可继续通电调试。,电源、晶振及复位电路调试,调试电源电路之前，尽量少接器件，通电之前检查有无短路现象,用示波器观测，晶振的输出应为12MHz,复位电路的nRESET端在未按按钮时输出应为高电平（3.3V），按下按钮后变为低电平，按钮松开后应恢复到高电平,S3C2410扩展系统,S3C2410最小系统+SDRAM+FLASH电路可构成一个完全的嵌入式系统,可运行于SDRAM中的程序，也可以运行FLASH中的程序,程序大小可以很大，如果将程序保存到FLASH中，掉电后不会丢失，因此，既可以通过JTAG接口调试程序，也可以将程序烧写到FLASH，然后运行FLASH中的程序,在此基础上加入必要的接口及其他电路，就构成了具体的S3C2410应用系统,48,第三章嵌入式硬件平台设计,1,3,2,存储器系统设计,S3C2410简介,最小系统设计,4,引脚描述,3.4.1存储器系统的层次结构3.4.2高速缓冲存储器3.4.3存储器控制3.4.4存储设备分类3.4.5NORFlash接口电路3.4.6SDRAM接口电路,3.4存储器系统设计,3.4.1存储器系统的层次结构,50,在这种存储器分层结构中，上面一层的存储器作为下一层存储器的高速缓存。CPU寄存器就是cache的高速缓存，寄存器保存来自cache的字；cache又是内存层的高速缓存，从内存中提取数据送给CPU进行处理，并将CPU的处理结果返回到内存中；内存又是主存储器的高速缓存，它将经常用到的数据从Flash等主存储器中提取出来，放到内存中，从而加快了CPU的运行效率。嵌入式系统的主存储器容量是有限的，磁盘、光盘或CF、SD卡等外部存储器用来保存大信息量的数据。在某些带有分布式文件系统的嵌入式网络系统中，外部存储器就作为其他系统中被存储数据的高速缓存。,51,3.4.1存储器系统的层次结构,3.4.2高速缓冲存储器,cache能够减少内存平均访问时间。Cache可以分为统一cache和独立的数据程序cache。当CPU更新了cache的内容时，要将结果写回到主存中，可以采用写通法（write-through）和写回法（write-back）。写通法是指CPU在执行写操作时，必须把数据同时写入cache和主存。采用写通法进行数据更新的cache称为写通cache。写回法是指CPU在执行写操作时，被写的数据只写入cache不写入主存。仅当需要替换时，才把已经修改的cache块写回到主存中。采用写回法进行数据更新的cache称为写回cache。,52,当进行数据写操作时，cache分为两类:读操作分配cache和写操作分配cache。对于读操作分配cache，当进行数据写操作时，如果cache未命中，只是简单地将数据写入主存中。主要在数据读取时，才进行cache内容预取。对于写操作分配cache，当进行数据写操作时，如果cache未命中，cache系统将会进行cache内容预取，从主存中将相应的块读取到cache中相应的位置，并执行写操作，把数据写入到cache中。,53,3.4.2高速缓冲存储器,存储管理单元MMU(MemoryManageUnit)在CPU和物理内存之间进行地址转换，将地址从逻辑空间映射到物理空间（内存映射）,实现虚拟地址空间到物理存储空间的映射；存储器访问权限的控制；设置虚拟存储空间的缓冲特性。页表是实现上述功能的一个重要手段，它实际上是位于内存中的一个对照表。,3.4.3存储管理单元,存储器单元的段页式管理,为了实现不同层次的管理，系统提供了基于段或页的存储器访问方式段（section）：由1MB的存储器块构成大页（largepage）：由64KB的存储器块构成小页（smallpage）：由4KB的存储器块构成微页（tinypage）：由1KB的存储器块构成,用于存储管理的页表,地址变换条目：页表的每一行对应与虚拟地址空间的一个页，该行同时保含了该虚拟内存页对应的物理内存页的地址、该页的访问权限以及缓冲特性等。我们将页表中的一行称为地址变换条目。页表存放在内存中，系统通常有一个寄存器来保存页表的基地址。ARM系统中使用的就是CP15的寄存器C2。快表：从虚拟地址到物理地址的转换实际上就是查询页表的过程。由于程序在执行过程中具有局部性，即在一段时间内只是局限在少数几个单元，为了加快页表的查询速度，在系统中通常使用一个容量更小、速度更快的存储器件来保存当前需要访问的地址变换条目，这个容量小的页表又称作快表（TLB）。,1）按在系统中的地位分类,3.4.4存储器设备分类,主存储器（MainMemory），（内存、主存）,辅助存储器（AuxiliaryMemory、SecondaryMemory），（外存、辅存）,CPU直接访问,速度快，用于存放系统软件、参数以及当前要运行的应用软件和数据、系统软件的部分软件。,速度慢，存放全部应用软件及剩余系统软件。,通过专门设备将数据先置于内存,58,2）按信息存取方式分类,随机存取存储器RAM,只读存储器ROM,RandomlyAccessMemory,ReadOnlyMemory,掩膜式ROM,可编程只读存储器PROM,可改写的只读存储器EPROM、EEPROM、FLASHROM,静态RAM,动态RAM,准静态RAM,按功能分,按信息存储的方式分,3.4.4存储器设备分类,59,常见的嵌入式系统存储器,3.4.5FLASH接口电路设计,60,Flash存储器是一种可在系统（In-System）进行电擦写，掉电后信息不丢失的存储器。,它具有低功耗、大容量、擦写速度快、可整片或分扇区在系统编程（烧写）、擦除等特点，并且可由内部嵌入的算法完成对芯片的操作，因而在各种嵌入式系统中得到了广泛的应用。,作为一种非易失性存储器，Flash在系统中通常用于存放程序代码、常量表以及一些在系统掉电后需要保存的用户数据等。,两种类型的Flash,NorFlash，称为或非型闪存，或者NOR闪存NandFlash，称为与非型闪存，或者NAND闪存NorFlash是在EEPROM基础上发明的。Intel公司于1983年首次提出，在1988年商品化。NandFlash是1989年东芝公司和三星公司发明的。十几年以来，世界主要闪存生产商分成Nor和Nand两大技术阵营，积极开展研发和生产。Nor阵营主要有Intel和AMD公司Nand阵营主要有Toshiba和Samsung公司,61,NorFlash和NandFlash的共同特点,向芯片中写数据必须先将芯片中对应的内容清空，然后再写入。闪存擦写的次数都是有限的，当闪存的使用寿命快到时，经常会出现写操作失败。为了延长使用寿命，不要对某个特定区域反复地进行写操作。闪存的读写操作不仅是一个物理操作，还需要算法支持。一般在驱动程序的内存技术设备（MTD，MemoryTechnologyDrivers）模块中或者在闪存转换层（FTL，FlashTranslationLayer）内实现，具体算法同芯片生产商以及芯片信号有关。,62,不同点：,NORFlash读速度快，写速度较慢；NorFlash存储器可以进行字节读写，所以在NorFlash存储器上运行代码基本上不需要软件支持。NandFlash存储器由于其物理特性独特，数据读写比较复杂，对其存储的数据管理方法与其他存储设备的管理方法不同，需要软件支持。NandFlash的存储单位有字节、页和块。读和写以块为单位。NANDFlash容量更大。,63,3.4.5FLASH接口电路设计NORFLASH,64,常用的Flash为8位或16位的数据宽度，编程电压为单3.3V。主要的生产厂商为INTEL、ATMEL、AMD、HYUNDAI等。,以INTEL的TE28F128J3A为例。,TE28F128J3A存储容量为16M字节，工作电压为3.3V，采用56脚TSOP封装或48脚FBGA封装，16位数据宽度。,TE28F128J3A仅需单3.3V电压即可完成在系统的编程与擦除操作，通过对其内部的命令寄存器写入标准的命令序列，可对Flash进行编程（烧写）、整片擦除、按扇区擦除以及其他操作。,TE28F128J3A引脚分布,65,TE28F128J3A引脚信号描述,66,总线控制信号,67,FLASH接口电路设计,68,69,中国矿业大学信息与电气工程学院,SDRA