LC5510接口电路及程序设计_第1页
LC5510接口电路及程序设计_第2页
LC5510接口电路及程序设计_第3页
LC5510接口电路及程序设计_第4页
LC5510接口电路及程序设计_第5页
已阅读5页，还剩6页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

8.5TLC5510接口电路及程序设计,TLC5510与FPGA接口电路,TLC5510是CMOS、8位、20MSPS模拟/数字转换器（ADC），它利用了半闪速结构。TLC5510用单5V电源工作，消耗功率100mW(典型值)，具有内部采样和保持电路，具有高阻抗方式的并行口以及内部基准电阻（内部基准电阻使用VDDA可以产生标准的2V满度转换范围）。与闪速转换器（flashconverters）相比，半闪速结构减少了功率损耗和晶片尺寸。通过在2步过程（2-stepprocess）中实现转换，可大大减少比较器的数目。转换数据的等待时间为2.5个时钟。,FPGA与TLC5510的接口电路图,TLC5510与FPGA接口电路图的注释,FPGA_IO1提供TLC5510工作时钟。FPGA_IO29接收TLC5510的采样数据。FPGA_IO10为TLC5510提供输出使能信号OE，低电平有效。,左表为TLC5510与FPGA接口应用电路元器件。,TLC5510VHDL采样控制程序设计,TLC5510时序,TLC5510是以流水线的工作方式进行工作的。它在每一个CLK（时钟）周期都启动一次采样，完成一次采样；每次启动采样是在CLK的下降沿进行，不过采样转换结果的输出却在2.5CLK周期后，如果计算上输出延时td(D)，从采样到输出需经2.5*CLK+td(D)。对于需要设计的采样控制器，可以认为，每加一个采样CLK周期，A/D就输出一个采样数据。可以通过对FPGA系统时钟进行分频得到一个与TLC5510的工作周期相一致的CLK1送入TLC5510，就可以对TLC5510实现控制,TLC5510时序图,TLC5510VHDL采样控制程序,TLC5510采样控制程序电路符号,TLC5510VHDL采样控制程序,libraryieee;useieee.std_logic_1164.all;entitytlc5510isport(clk:instd_logic;-系统时钟oe:outstd_logic;-TLC5510的输出使能/OEclk1:outstd_logic;-TLC5510的转换时钟din:instd_logic_vector(7downto0);-来自TLC5510的采样数据dout:outstd_logic_vector(7downto0);-FPGA数据输出endtlc5510;architecturebehavoftlc5510issignalq:integerrange3downto0;begin,接下页,process(clk)-此进程中，把CLK进行4分频，得到TLC5510的转换时钟beginifclkeventandclk=1thenifq=3thenq=2thenclk1=1;-对系统CLK进行4分频elsecl
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论