《FPGA组合逻辑设计》PPT课件_第1页
《FPGA组合逻辑设计》PPT课件_第2页
《FPGA组合逻辑设计》PPT课件_第3页
《FPGA组合逻辑设计》PPT课件_第4页
《FPGA组合逻辑设计》PPT课件_第5页
已阅读5页，还剩15页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

FPGA组合逻辑设计技术,4.1简单的触发器设计,定义：能够存储一位二进制量信息的基本单元电路通常称为触发器。特点：为了记忆一位二值量信息，触发器应有两个能自行保持的稳定状态，分别用来表示逻辑0和1，或二进制的0和1。在适当输入信号作用下，触发器可从一种稳定状态翻转为另一种稳定状态；并且在输入信号消失后，能保持翻转后的状态。,4.1.1RS触发器设计,基本RS触发器,两互补输出端,两输入端,与非门基本RS触发器的真值表,4.1.2RS触发器设计,同步RS触发器基本RS触发器的特点是直接受触发脉冲控制，只要置0或置1信号一出现，输出状态即随之发生翻转，或仍处于原状态。但在实际中往往要求触发器状态的翻转受统一的时钟脉冲控制，这个时钟脉冲也称同步信号（clockpulse，简称CP）。,同步RS触发器的逻辑图,给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能变化。这种触发器称为同步触发器。,同步RS触发器的真值表,CP0时，触发器保持原来状态不变。,CP1时，工作情况与基本RS触发器相同。,4.2.2D触发器设计,基本D触发器的真值表,D触发器在CP高电平作用时，触发器的随D的状态而定。,4.374系列数字电路设计,译码器是组合电路的一部分，数字系统处理和加工的信号都是由代码组成的，译码器的功能就是把代码的特定含义“翻译”出来，将其转变为对应的控制信号。74LS138是一款3-8二进制译码器，它具有3个输入端、3个控制端及8个输出端。,74系列数字电路设计,由74LS138译码器的逻辑图可以看出，只有当控制端为“1、0、0”时，才会在输出的某一端（由输入端A0、A1、A2的状态决定）输出低电平信号，其余的输出端仍为高电平。下表列出了74LS138的真值表。,74LS138真值表,74系列数字电路设计,无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。,4.4乘法器设计,两个N位二进制数的乘积用X和A=表示，按“手工计算”的方法给出公式如下。下面的例子就是采用了这种“手工计算”方法来进行两个8位整数相乘,乘法器流程,4.5除法器设计,定点原码移位除法是将除数放入R2，被除数放入R1，R0放余数。其实现过程如图：以7除以2为例，其过程如下表。,除法器的外部接口,BS：4位数据输入，被除数CS：4位数据输入，除数S：4位数据输出，商R：4位数据输出，余数Signal：输入数据线读取信号Clk：外部时钟输入信号,计算前在BS和CS端口输入被除数和除数，然后在s
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论