逻辑运算与加减运算解析PPT参考幻灯片

计算机组成原理,广东海洋大学信息学院计算机系,信计1091-1092,E-mail:xiaoxia7761,1,第一章计算机系统概论（2）第二章运算方法和运算器（10）第三章内部存储器（8）第四章指令系统（4）第五章中央处理机（8）第六章总线系统（4）第八章输入输出系统（4）,目录,2,数据运算,数据与文字的表示方法我们已经知道,那么计算机是怎么对它们进行处理、运算的呢？计算机运算有算术运算及逻辑运算。算术运算就是按照二进制的进位原则进行运算；而逻辑运算不考虑进位，参加逻辑运算的操作数均为不带符号的二进制数。,3,1“与”逻辑2“或”逻辑3“非”逻辑,补充：数字逻辑,逻辑运算：逻辑变量之间的运算称为逻辑运算。是按位进行的，位与位之间不像加减运算那样有进位和借位的联系，逻辑运算中每一位都是独立的。,一、基本的逻辑运算,4,逻辑符号：,逻辑式：FAB,逻辑乘法逻辑与,1、与逻辑：决定事件发生的各条件中，所有条件都具备，事件才会发生（成立）,与逻辑运算规则：,00=001=010=011=1,真值表,5,逻辑与实现方法：可直接由“与门来实现，常用逻辑符号如所示。,作用：在计算机中，“逻辑与”运算常用来“分离字段”。例如：X=10110101，如果需要取出X低端的5位，那么可将Y定义为：Y=000lllll，利用8个逻辑与门即可实现，如图所示:,于是Z=XY=00000101,6,逻辑符号：,逻辑式：FAB,逻辑加法逻辑或,2、或逻辑：决定事件发生的各条件中，有一个或一个以上的条件具备，事件就会发生（成立）,或逻辑运算规则:,0+0=00+1=11+0=11+1=1,真值表,7,“逻辑或”实现方法：“逻辑或”可直接由逻辑或门电路来实现；,作用：“逻辑或”运算常用来合并字段”。例如：X=00001001，Y=11010000，利用8个独立的逻辑或门，可将X的低4位与Y的高4位合并为一个字节，如图所示。,8,逻辑符号：,逻辑非逻辑反,逻辑式：,运算规则：,3、“非”逻辑：决定事件发生的条件只有一个，条件不具备时事件发生（成立），条件具备时事件不发生。,真值表,9,二、几种常用的逻辑关系,“与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。,与非：条件A、B都具备，则F不发生,10,或非：条件A、B任一具备，则F不发生,异或：条件A、B有一个具备，另一个不具备则F发生,同或：条件A、B相同，则F发生,11,基本逻辑门,A,12,逻辑异或运算运算规则：相同则0实现方法：“逻辑异或”可直接由逻辑异或门电路来实现，常用的逻辑符号如图,作用：异或运算应用很广，常用来比较两数是否相等。例如：X=101l1001，Y=10101001，要比较两数是否相同，可用8个异或门来实现如图所示。,于是Z=00010000不等于0，说明X不等于Y，反之，若Z=0则X=Y,13,除此之外，异或门还可用来将某个数（X）以正、反两种方式输出。例如：X=10010111，使用8个异或门如图所示。当Y=0时，Z=X=10010111，当Y=1时，Z=X=01101000。,至于其他的逻辑运算，比如“移位”也是逻辑运算，将X左移一位得2X，将X右移一位得x/2，依此类推，还有由多种逻辑运算组合起来构成的“与非”、“或非”、“与或非”运算等均属于逻辑运算的范畴，不再说明,14,三、逻辑函数与逻辑电路图,几种表示方法,逻辑代数式(逻辑表示式,逻辑函数式),逻辑电路图:,真值表：将逻辑函数输入变量取值的不同组合与所对应的输出变量值用列表的方式一一对应列出的表格。,15,请写出下列逻辑电路图对应的逻辑代数式,AB,16,逻辑代数的基本运算规则,加运算规则:,0+0=0，0+1=1，1+0=1，1+1=1,乘运算规则:,00=001=010=011=1,非运算规则:,17,四、逻辑代数的运算规律,1、交换律,2、结合律,3、分配律,A+B=B+A,AB=BA,A+(B+C)=(A+B)+C=(A+C)+B,A(BC)=(AB)C,A(B+C)=AB+AC,A+BC=(A+B)(A+C),18,4、吸收规则,（1）原变量的吸收：,A+AB=A,证明：,A+AB=A(1+B)=A1=A,利用运算规则可以对逻辑式进行化简。,例如：,吸收是指吸收多余（冗余）项，多余（冗余）因子被取消、去掉被消化了。,长中含短，留下短。,字母上面没有非运算符的叫做原变量有非运算符的叫做反变量,19,（2）反变量的吸收：,证明：,例如：,长中含反，去掉反。,20,5、反演定理,可以用列真值表的方法证明：,德摩根(DeMorgan)定理：,21,2.2定点数加、减法运算,在计算机中进行定点加、减法运算基本上都是采用补码，极少数机器中也可采用反码，但是绝对没有采用原码进行加减法运算的,因为采用原码的加减运算操作太复杂。,由于在计算机中数值有定点和浮点两种表示方式，因此算术运算应有定点数的算术运算和浮点数的算术运算之分。,算术运算,1.补码加、减法,（1）运算方法：,X+Y补=X补+Y补X-Y补=X补+-Y补,求-Y补，可通过对Y补逐位取反,再在最低位加1完成,22,例1：已知：X=0125，Y=0625求XY=？XY=？,解：X=00010Y=01010,X原=00010Y原=01010,X补=00010Y补=01010,XY补X补Y补,0001001010,01100,XY=十011000.75,XY=010000.5,XY补X补Y补,0001010110,11000,23,例2已知机器字长为8位，X44，Y53，求X+Y、X-Y,解：,补,11010100,补,11001011,补11010100,补11001011,补110011111,所以：,101100,110101,补,00110101,补11010100,补00110101,补100001001,00010019,110000197,补10011111,补,00001001,24,从上述的例子可得出如下的重要结论：（l）采用补码进行运算可变减法为加法运算，使得运算器中只需要设置一个加法器，便可完成加、减法运算。（2）补码加法运算中，符号位要作为数的一部分一起参加运算（3）符号位向更高位的进位(即超过模)自然丢失，并不影响运算结果的正确性。,25,运算溢出：是指运算结果大于机器所能表示的最大正数或者小于机器所能表示的最小负数。运算溢出只对带符号数的运算有效。,2.补码加、减法运算溢出：,产生运算溢出条件：两个正数相加,结果为负（即：大于机器所能表示的最大正数）,称为上溢。两个负数相加,结果为正（即：小于机器所能表示的最小负数),称为下溢。异号数相减,溢出是一种错误，计算机在运算过程中必须能发现这种溢出现象，在定点机中机器能通过逻辑电路自动检查出溢出,并进行必要的中断处理，否则将带来严重后果。,26,例0.1011,0.1001，求。,解:补0.1011，补0.1001补0.1011补0.1001补1.0100两正数相加，结果为负，显然错误。运算中出现了“上溢”,27,又例0.1011,0.0010，求。,解:补0.1011,补0.0010补0.1011补0.0010补0.1101两正数相加，结果无溢出,28,例130.1101,0.1011,求。,解:补1.0011补1.0101补1.0011补1.0101补0.1000,两负数相加，结果为正，显然错误。运算中出现了“下溢”,29,又例0.1101,0.0010,求。,解:补1.0011补1.1110补1.0011补1.1110补1.0001,两负数相加，结果为负，无溢出。,30,“溢出”检测方法：,第一种方法：采用双符号位法,称为“变形补码”或“模4补码”,参与加减运算的数采用变形补码表示,变形补码：补码的符号位用两位表示，正数的两个符号位都为“0”，负数的两个符号位都是“1”。假设结果的两符号位分别是Sf1、Sf2则有Sf1Sf200（正确）01（上溢）10（下溢）11（正确）,VSf1Sf2可用异或门实现,31,第二种方法：采用“单符号位法”。,当最高有效位产生进位而符号位无进位时,产生上溢；当最高有效位无进位而符号位有进位时,产生下溢。故：溢出逻辑表达式为：VCfCo其中:Cf为符号位产生的进位,Co为最高有效位产生的进位。（显然：此逻辑关系也可用异或门方便地实现）在定点机中，当运算结果发生溢出时,机器通过逻辑电路自动检查出溢出故障,并进行中断处理。,32,2.2.4基本的二进制加法/减法器,在计算机中采用全加器来完成两个二进制数位相加，并且同时考虑低位的进位，即全加器完成三个一位数相加的功能。（不考虑进位的称为半加器）设：Ai表示被加数的第i位Bi表示加数的第i位Ci为第i-1位向第i位产生的进位Ci+1为第i位向第i+1位产生的进位Si为第i位产生的和则全加器以Ai、Bi、Ci为输入，以Ci+1、Si为输出构成一个逻辑图。,第33页,2.2.4基本的二进制加法/减法器,全加器的表达式为：Si=AiBiCiCi+1=AiBi+BiCi+AiCi=AiBi+(AiBi)Ci,一位全加器演示,第34页,进位链：进位传递逻辑,在现代计算机中，运算器基本上都采用并行加法器，即多位全加器一步实现多位数同时相加，所用全加器的位数与操作数位数相同。加法器的运算速度不仅与全加器速度有关，更主要的是取决于进位传递速率。,Ci=AiBi+(AiBi)Ci-1,将上述逻辑式表示为：Ci=Gi+PiCi-1式中：Gi=AiBi，称为第i位的进位产生函数（若两个输入均为1必然产生进位）。Pi称为进位传递函数（当Pi=1时低位传来的进位Ci-1将能通过第i位向更高位传递）,进位信号的基本逻辑,构成各种进位链结构的基本逻辑,第35页,串行进位方式,逐级地形成各位进位，每一级进位直接依赖于前一级进位。因此也称为行波进位。各位信号的逻辑式如下：,C0,图:采用串行进位的并行加法器,Gi=AiBi，Pi=AiBi,第36页,行波进位二进制补码加法/减法器,从图中可看出：用串行进位方式的n位并行加法器的主体是n个全加器，其进位信号Ci从低位向高位逐位串行传送，其中最高位是符号位，低端的（nl）位是其数码位。图中左上方的异或门是用来判定加减法运算结果是否产生了溢出。,延迟时间：Ta=N*Tc+Ts其中，Ta为N位加法器的总传播延时，Tc为全加