电子设计自动化技术ppt课件_第1页
电子设计自动化技术ppt课件_第2页
电子设计自动化技术ppt课件_第3页
电子设计自动化技术ppt课件_第4页
电子设计自动化技术ppt课件_第5页
已阅读5页，还剩20页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

.,1,第3章Altera公司的CPLD/FPGA介绍,.,2,3.1Altera公司的器件系列,一、Altera的CPLD,MAX系列：在MAX3000A、MAX7000S/AE/B等CPLD器件中，基本构造块称为宏单元（Macrocell），宏单元由可编程的“与阵”和固定的“或阵”构成。,MAXII器件：传统的CPLD完全不同，摒弃了传统的宏单元体系，采用查找表（LUT）体系和行列布线，无需外部配置。成本降低一半，功耗只有其十分之一。,.,3,二、Altera的FPGA,.,4,三、宏功能块及IP核,为了支持SOPC的实现，Altera提供了性能优良的宏模块、IP核以及系统集成等完整的解决方案，减少了设计风险，缩短开发周期，提高所设计系统的总体性能。,IP模块的两种开发方式：,AMPP（AlteraMegafunctionPartnerProgram），是ALtera宏功能模块、IP核开发伙伴组织，提供基于Altera器件的优化的宏功能模块、IP内核。,MegaCore，是Altera自行开发完成的，包括数字信号处理、图像处理、通信、接口、处理器等种类的IP核，QuartusII、MAX+plusII软件提供对宏功能模块进行编译和仿真，测试其性能。,.,5,3.5CYCLONEII器件介绍,3.5.1CycloneII器件的主要特性和基本结构,.,6,CycloneII器件的基本结构,.,7,3.3.2CycloneII器件的主要资源介绍,逻辑阵列块MultiTrack互连全局时钟网络和锁相环嵌入式存储器嵌入式乘法器IOE,.,8,1.LE(LogicElement),4输入查找表相当于4输入的函数发生器，能够实现4变量输入的所有逻辑。一个可编程寄存器。一个进位链连接。一个寄存器链连接。能够驱动所有的可能的互连，包括本地互连、列间、行间、寄存器链及直接互连。支持寄存器打包。支持寄存器反馈。,.,9,逻辑单元的结构,.,10,通用模式,.,11,计算模式,.,12,2.LAB(LogicArrayBlocks),每个LAB包括16个LE、LAB控制信号（清除、时钟、时钟使能、复位等）、LE进位链、寄存器进位链及LAB本地互连。,.,13,LAB互连示意图,.,14,LAB控制信号示意图,.,15,3.MultiTrack互连,行互连,.,16,列互连,.,17,4.全局时钟网络及锁相环,.,18,.,19,时钟控制块,.,20,全局时钟网络,.,21,PLL的结构,.
人人文库> 全部分类> 应用文书 > 事务文书

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论