数字电路全部ppt课件

.,数字电子技术基础,第一章数字逻辑基础,.,1.1脉冲信号及其参数,模拟信号和数字信号模拟量自然界存在的随时间连续变化的物理量，1、模拟信号与自然物理量成线性关系的电信号，幅度随时间连续变化。例：非周期性模拟信号（温度、压力等）主要参数：幅度的大小周期性模拟信号（正弦信号、锯齿波信号）主要参数：幅度、频率和周期,.,2数字信号-幅度大小在时间上离散变化,脉冲信号周期性的、具有高、低两种幅值的离散电信。参数：1、周期T信号变化一个循环的时间。频率f（脉冲重复率PRR），每秒时间中的脉冲周期数。2、脉冲幅度Vm信号的最大变化值。低电平VL信号的低幅值高电平VH信号的高幅值Vm=VH-VL3、脉冲宽度Tw信号从上升到50%Vm至下降到50%Vm所需的时间（或高电平时间）4、上升时间tr、-信号从10%Vm起上升到90%Vm所需的时间5、下降时间tf-信号从90%Vm起下降到10%Vm所需的时间6、占空比q-脉宽与周期之百分比：q=(Tw/T)%,.,1.2数字系统中数的表示方法,1.2.1数制一、进位计数制基本表示法基本要素基数和位权1、位置记数法：每个数码Ki所代表的数值与其所在位有关，括号外的下标表示其计数制（基数）值。（N）R=(Kn-1Kn-2.K1K0.K-1K-2)R整数部分小数部分基数=数码的个数位权=数码所在位的数值大小，第i位的位权为基数的i次幂。整数部分为正幂、小数部分为负幂。,.,2、多项式展开表示法,各位数码乘以其所在位的位权相加后得其数值（用十进制表示）。（N）R=Kn-1Rn-1+Kn-2Rn-2+.+K1R1+K0R0整数部分+K-1R-1+K-2R-2+小数部分二、常用计数体制1、十进制（Decimal）（N）10=(Dn-1Dn-2.D0.D-1D-2.)10(27159)102102十7101十1100十510-1十910-2,.,2、二进制（Binary）基数：2位权：2i数符Bi:0、1(可以用低、高电平表示)位置表示法：(N)2=(Bn-1Bn-2.B0.B-1B-2.)2按权展开式：(N)2=Bn-12n-1+Bn-22n-2+.+B020+B-12-1+B-22-2+.例:(1101.101)2=123+122+021+120+12-1+02-2+12-3=8+4+0+1+0.5+0+0.125=(13.625)10,.,二进制数各位的位权,i2ii2ii2i-40.0625416124096-30.125532138192-20.256641416384-10.571281532768018256166553612951224101024题1.638112048,.,二进制数的运算:,加法:逢二本位归零，高位加一。(10110)2+(1101)2=(100011)2减法:不够减本位借二，高位退一。(10110)2-(1101)2=(1001)2乘法:被乘数根据乘数各位为1的数码的位序i移位i次并相加。积的位数等于被乘数位数及乘数位数之和。(10110)2(1101)2=(100011110)2,.,3、八进制（Octal）,基数：8位权：8i数码Oi：0、1、2、3、4、5、6、7位置表示法：(N)8=(On-1On-2.O0.O-1O-2.)8按权展开式：(N)8=On-18n-1+On-28n-2+.+O080+O-18-1+O-28-2+.例：（172.54)8=182+781+280+58-1+48-2=64+56+2+0.625+0.0625=(122.6875)10,.,4、十六进制数（Hexadecimal）,基数：16位权：16i数码Hi：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F（10、11、12、13、14、15）位置表示法：(N)16=(Hn-1Hn-2.H0.H-1H-2.)16按权展开式：(N)2=Hn-116n-1+Hn-216n-2+.+H0160+H-116-1+H-216-2+.（C07.A4)16=（C07.A4)H=C07.A4H=12162+0161+7160+1016-1+416-2=3072+0+7+0.625+0.015625=(3079.640625)10,.,1.2.1不同数制之间的转换二进制、八进制、十六进制和十进制的数值关系表,十进制二进制八进制十六进制十进制二进制八进制十六进制0000810001081111910011192102210101012A3113311101113B41004412110014C51015513110115D61106614111016E71117715111117F,.,一、八进制与二进制之间的转换1、八进制转换为二进制根据数值关系表用三位二进制数码逐位替代各位八进制数码。例：（52.4)8=(101010.1)22、二进制转换为八进制将二进制数从小数点起，分别按整数部分和小数部分以三位数符划组，最高位和最底位不足部分补0。然后每组用一个八进制数符替代。例：（1111101.0100111)2=(001111101.010011100)2=(175.234)8,.,二、十六进制与二进制转换,1、十六进制转换为二进制根据数值关系表用四位二进制数码逐位替代各位十六进制数码。（52.4)16=(01010010.0100)2=(1010010.01)22、二进制转换为十六进制将二进制数从小数点起，分别按整数部分和小数部分以四位数符划组，最高位和最底位不足部分补0。然后每组用一个十六进制数码替代。例：（1111101.0100111)2=(01111101.01001110)2=(7D.4E)8,.,三、十进制数与非十进制数转换转换条件:数值相等,1、非十进制数转换为十进制数按权展开，多项式求和2、十进制数转换为非十进制数整数部分：除基数取余数、从低位到高位求各位数码直到商为0。小数部分：乘基数取整数、从高位到低位求各位数码直到小数部分为0或满足精度要求。,.,1、十进制数转换成二进制数,(N)2=Bn-12n-1+Bn-22n-2+.+B020+B-12-1+B-22-2+.+B-m2-m整数部分小数部分整数部分除以2:(Bn-12n-1+Bn-22n-2+.+B121+B020)/2=(Bn-12n-2+Bn-22n-3+.+B120).B0第一次商余数第一次商/2=(Bn-12n-3+Bn-22n-4+.+B220).B1第二次商余数小数部分乘以2:(B-12-1+B-22-2+.+B-m2-m)2=B-1+(B-22-1+.+B-m2-m+1)整数第一次小数第一次小数2=B-2+(B-32-1+.+B-m2-m+2)整数第二次小数,.,例1：(11.625)10=(Bn-1Bn-2.B1B0.B-1B-2.)2,整数部分：整数部分除基数取余数、从低位到高位求各位数码直到商为0商余数各位数码11/2=5.1B05/2=2.1B12/2=1.0B21/2=0.1B3(11)10=(1011)2,.,小数部分：,小数部分乘基数取整数、从高位到低位求各位数码直到小数部分为0或满足精度要求。取整数各位数码0.6252=1.251B-10.252=0.50B-20.52=11B-3(0.625)10=(0.101)2所以:(11.625)10=(1011.101)2,.,例1-3：(0.562)10=(Bn-1Bn-2.B1B0.B-1B-2.)2,误差不大于2-6.即需要转换B-1B-2B-3B-4B-5，B-6以后的数码位权小于或等于2-6，舍去。取整数各位数码位权0.5622=1.1241B-12-10.1242=0.2480B-22-20.2482=0.4960B-32-30.4962=0.9920B-42-40.9922=1.9841B-52-50.9842=1.9681B-62-60.9682=1.9361B-72-7(0.562)10=(0.100011)2误差=B-i2-i2-6i=-7-,.,1.2.3码制,用0和1组合表示信息的编码形式编码位数n和信息量N的关系：N2n一、无符号数的自然二进制代码n位码表示的数值范围：02n-1编码形式与二进制数完全相同，每位数码有位权的数值意义（有权码）,但每组代码的位数确定。例：8位自然二进制码（表示的数值范围为0255）码:00000000,00000101,01111111,10000000,11111111,数值:0,5,127,128,255,.,二、带符号二进制代码,n位二进制数值码（真值）加一位符号位构成机器数。常用的带符号二进制代码：原码（TrueForm）X原反码（OnesComplement）X反补码（TwosComplement）X补最高位为符号位：“0”表示正数，“1”表示负数。正数的三种代码相同，都是数值码最高位加符号位“0”。即X0时,真值与码值相等,且:X=X原=X反=X补例：4位二进制数X=1101和Y=0.1101X原=X反=X补=01101,Y原=Y反=Y补=0.1101,.,三、二十进制编码（BinaryCodeDecimal码）,用4位二进制码表示十进制数符从00001111十六组码中取十组代表09十个数符主要有：1、8421码：四位码都有位权，各为8，4，2，1。2、5421码：四位码都有位权，各为5，4，2，1。3、2421码：四位码都有位权，各为2，4，2，1。4、余3码：各位码没有位权值，但各组二进制码值比其表示的十进制数符值多3。前三种为有权码，后一种为无权码。,.,十进制8421BCD2421BCD5421BCD余3码,00000000000000011100010001000101002001000100010010130011001100110110401000100010001115010101011000100060110011010011001701110111101010108100011101011101191001111111001100六组10101111100011010101011100000010伪码1101111111011111,.,计数体制为十进制方式，第i组码的位权为10i。,例：(271.59)10=(001001110001.01011001)8421BCD=(001001110001.01011111)2421BCD=(001010100001.10001100)5421BCD=(010110100100.10001100)余3BCD,.,四、格雷码（GrayCode）,特点：1、各位代码没有数值意义（无权码）。2、任何相邻两个整数值的码组仅有一位代码不同，具有循环邻接特性，可靠性较高。3、n位典型格雷码分成对称的两部分，每部分对应的码组只有最高位不同，具有对称反射性。4、格雷BCD码为十组4位二进制码，表示10个十进制数符09，两个相邻数符的码组只有1位不同。,.,1.3逻辑函数,一、逻辑函数的基本概念逻辑变量:描述具有两个对立状态的某一对象,分析时用“0”和“1”表示这两个状态,在电路中用高电平VH和低电平VL表示。对于具体问题必须先规定对象的变量取值。数字电路:处理数字信号的电路，所有元件的输入、输出都只有高电平VH和低电平VL两种状态.逻辑函数：F=f（A0、A1、An-1）描述影响某一逻辑事件的诸条件间的关系函数值F和变量值Ai都只有两种取值“0”、“1”,.,二、逻辑函数的表示方法,1、真值表以表格形式列出所有变量取值所对应的函数值。n个变量有2n种取值组合，以自然二进制码递增的方式排列。2、卡诺图（真值表的方格图形式）变量分为行、列两组，以格雷码形式排列在图旁，函数值填在格内。,.,3、逻辑代数表达式,用三种基本布尔运算符“”、“+”“-”和两种关系判断符“”、“”符描述的表达式。例：F=AB+CD4、逻辑图用逻辑符号表示的信号传输关系5、硬件描述语言（HardDescriptionLanguage）类似计算机软件编程语言的形式常用的有ABLE-HDL、VHDL和VerilogHDL,.,波形图:,输出信号（函数值）与输入信号（函数变量）的时序对应关系图。根据电路的逻辑关系，对照输入信号（如A、B、C）波形画出输出（如F）波形。,.,1.3.1基本逻辑运算关系与-逻辑乘：F=A0A1A2An-1或-逻辑加：F=A0+A1+A2+An-1非-逻辑反：F=A,.,与运算：所有变量都为“1”时函数值为“1”,逻辑符号全“1”出“1”，有“0”出“0”,真值表,三输入与门:F=ABC逻辑乘,波形图,.,或运算：只要有一个变量为“1”，函数值为“1”,逻辑符号有“1”出“1”，全“0”出“0”,真值表,三输入或门:F=A+B+C逻辑加,波形图,.,非运算:函数值与变量值相反.输出与输入电平相反F=AA=0，A=1；A=1，A=0原变量A,反变量A当A=1,原变量为1,当A=0,反变量为1.逻辑符号逻辑图中用圈表示反相运算,波形图,.,复合运算,与非运算:先“与”后“非”二输入与非门F=A0A1A2An-1或非运算:先“或”后“非”二输入或非门F=A0+A1+A2+An-1与或非运算:先“与”后“或”再“非”与或非门F=A0A1+B0B1,.,异或运算：,两个输入相异时输出为“1”，相同时输出为“0”。A0=AA1=AF=AB=AB+ABAA=1AA=0真值表逻辑符号,波形图,.,同或运算：,两个输入相异时输出为“0”，相同时输出为“1”。F=AB=AB+AB=AB真值表逻辑符号,波形图,.,1.3.2逻辑代数的基本运算和基本定律,两个基本规则1、代入规则：当逻辑等式中两边的某变量用相同的逻辑函数式代替时，等式仍成立。2、对偶规则：当两个逻辑式相等时，它们个自的对偶式也相等。逻辑恒等式的对偶式：将原式中的逻辑常量“0”-“1”对换；“与”-“或”运算关系对换,保持运算顺序不变,即得原式的对偶式。,.,一、基本定律,0-1律A+0=AA1=AA+1=1A0=0重叠律A+A=AAA=A互补律A+A=1AA=0结合律(A+B)+C=A+(B+C)(AB)C=A(BC)交换率A+B=B+AAB=BA分配律A(B+C)=AB+ACA+BC=(A+B)(A+C)摩根定律A+B+C=ABCABC=A+B+C反演律函数的变量取反、常量（0、1）取反、与或关系对换，得其反函数。否定律A=A,.,二、基本定理,定理1A+AB=AA（A+B）=A定理2A+AB=A+BA（A+B）=AB定理3AB+AC+BC=AB+AC冗余项可消去(A+B)(A+C)(B+C)=(A+B)(A+C)三、有关异或运算的公式交换率AB=BA结合律（AB）C=A（BC）奇偶律：A0A1A2A3.An-1=?若n个输入变量中有奇数个“1”异或结果为“1”;若有偶数个“1”结果为“0”。,.,1.3.3逻辑函数表示方法的相互转换,1、由真值表写函数的逻辑表达式将每组使函数值为“1”的变量取值组合写成一个与项(最小项)，其中变量取值“1”的写原变量，取值“0”的写反变量；将所有的与项相加得原函数的标准与或表达式(最小项表达式)。例：写出右表两个函数的逻辑表达式。解：,真值表,.,2、由逻辑图写函数逻辑表达式,按信号的传输路径从输入到输出逐级写每个逻辑图形符号对应的运算关系,得函数的逻辑表达式.例：写出下图电路的逻辑表达式,.,3、由逻辑表达式列真值表,将输入变量的所有取值组合代入逻辑表达式，求函数值。例：列出下列函数的真值表F1=AB+BC+ACF2=ABC解：F1、F2都是3变量函数，列出真值表的8个变量取值组合，代入函数式，将求得的函数值填入表内。,真值表,.,4、由逻辑表达式画逻辑图,用逻辑符号替代表达式中的逻辑运算关系符例：画出下列三个函数表达式的逻辑图。,.,1.3.4逻辑函数的化简,化简要求要求1、逻辑表达式最简(器件最少,速度最快)要求2、逻辑运算关系统一(器件型号统一)化简目标:最简与或表达式乘积项最少且乘积项中变量因子最少。逻辑表达式的类型：,.,解：对比可知式1含4个与项，其他3式都只含3个与项，所以式1肯定不是最简；式3、4中各与项都含2个变量，而式2中有一个与项含3个变量。结论：式3、4同为该函数的最简与或表达式。,.,一、逻辑函数的公式法化简:,并项法:利用A+A=1并项，消变量。例:F=ABC+ABC=AB(C+C)=AB吸收法：利用A+AB=A并项，消变量。例:F=AB+ABCD(E+F)=AB(1+CDE+CDF)=AB消去法：利用A+AB=A+B，消变量。例:F=AB+AC+BC=AB+(A+B)C=AB+ABC=AB+C配项法：利用A=A(B+B)配项，消去其他项的变量。例:F=AB+AC+BC=AB+AC+(A+A)BC=AB+ABC+AC+ABC=AB（1+C）+AC（1+B）=AB+AC,.,二、逻辑函数的最小项和标准与或表达式1、函数最小项定义包含了函数全部变量的乘积项，每个变量可以是原变量（变量取值1）或反变量（变量取值0），n个变量的逻辑函数有2n个最小项。2、函数最小项性质任何变量取值组合必能使一个且仅能使一个最小项为“1”，两者有一一对应的关系；任两个最小项的乘积为“0”；所有最小项之和为1。,.,数字电子技术基础,第三章组合逻辑电路,.,组合逻辑的电路结构：信号从输入端逐级向输出传输，没有后级向前级的反馈。Z1=f1（X1，X2，Xi）Z2=f2（X1，X2，Xi）Zj=fj（X1，X2，Xi）组合逻辑的电路特点：任何时刻电路的输出状态只与当前输入信号的状态有关，与电路原来的输出状态无关，没有记忆功能。,.,3.1组合逻辑分析,任务：根据电路图分析其输入、输出关系，确定电路功能。方法：1、根据电路图从输入到输出逐级写逻辑表达式；化简后分析电路功能。2、如果从表达式不能直接分析电路功能，可列真值表确定。,.,例：分析下图电路的三个输出各对两个输入的一位二进制数A、B实现什么逻辑判断功能。,解：1、由图列表达式2、列真值表3、分析逻辑功能输出为表示两个输入比较结果的开关量：F1表示A=B；F2表示AB；F3表示AB。电路为一位二进制数比较器，输出A大于B、A小于B、A=B三种判断结果。,.,3.2组合逻辑电路的设计,根据设计任务求实现逻辑功能的电路3.2.1采用逻辑门设计组合逻辑电路的步骤:1、分析任务要求，确定输入、输出变量及逻辑定义。2、根据逻辑问题的因果关系写逻辑表达式或列函数真值表，写标准与或表达式。3、化简逻辑函数得最简表达式或变换逻辑关系得满足设计要求的表达式形式。4、根据表达式画逻辑图，并检查电路的驱动或时间延迟等是否符合工程要求。,.,3.3.3加法器,功能：采用逻辑运算关系实现二进制运算。一、半加器功能：实现两个一位二进制数的加运算。输入：两个二进制加数A、B输出：A加B的和S和进位输出Co输出函数式:S=AB；C=AB逻辑符号：,.,二、全加器,功能：实现三个一位二进制数的加运算。输入：两个二进制加数输入A、B及低位的进位输入Ci输出：A加B加Ci的和S和进位输出CoS=ABCi；Co=AB+BCi+ACi,逻辑符号,.,二、多位加法器,两个n位二进制数A（An-1A0）、B（Bn-1B0）的加法运算，输出加运算的和S（Sn-1S0）及最高位的进位Cn-1。1、串行进位加法器由n个全加器对两个加数的各位分别进行运算；低位全加器的进位输出Co接相邻高位全加器的进位输入Ci。各位加法器只对本位的输入进行运算，高位的进位输入必须等待低位运算结束后逐级传输，所以运算速度受位数影响。,.,数字逻辑与数字系统,第四章触发器,.,时序电路的特点：电路的输出不仅与当时的输入有关，而且与电路原来的输出状态（输入控制历程）有关。时序电路的结构和基本元件：电路中有反馈路径，基本元件为能够记忆一位二值信号“1”或“0”的双稳态触发器。双稳态触发器的基本特性：1、具有两个互补的输出端：Q、Q，输出信号总是相反。2、具有两个稳定的工作状态：复位状态（Q=“0”）和置位状态（Q=“1”）。,.,双稳态触发器的特性方程（当控制条件满足时，触发器新的输出与激励输入X及原输出的逻辑关系）Qn+1=f（X，Qn）次态Qn+1触发器变化后的新状态；现态Qn触发器变化前的原状态当控制条件满足时，触发器的新状态可以是：置位：Qn+1=“1”复位：Qn+1=“0”保持：Qn+1=Qn（与原来的状态相同）翻转：Qn+1=Qn（与原来的状态相反）,.,双稳态触发器的触发方式（触发器状态变化时间的控制条件）：直接触发：没有触发控制约束，激励变化时触发器状态立即变化。电平触发：触发控制为开关电平信号E，E为有效电平时，触发器状态根据激励信号改变。边沿触发：触发控制为时钟脉冲信号CP（ClockPulse），触发器状态只在CP的有效沿（0-1上升沿或1-0下降沿）瞬间变化。双稳态触发器的激励类型：根据激励输入信号的名称定义：RS、D、JK、T和T。双稳态触发器的电路结构：基本、同步、主从、维持阻塞等。,.,4.1RS触发器,RS触发器具有两个开关特性的激励输入端R、S：R的有效电平使触发器复位（Reset），Q=“0”；S的有效电平使触发器置位（Set），Q=“1”。R和S无效时触发器状态不变。4.1.1直接触发的基本RS触发器当R或S有效时触发器立即复位或置位。,.,.,4.1.2由电平E控制的同步RS触发器,当E为无效电平时，RS触发器的状态不能改变。当E为有效电平时，允许激励输入R、S控制触发器状态改变。,.,4.1.3、负边沿控制的主从RS触发器,触发信号CP为脉冲ClockPuls,.,边沿控制RS触发器的逻辑符号和功能表,触发器的次态仅在时钟脉冲有效边沿时产生，由CP有效边沿前瞬间的RS信号控制。,.,RS触发器的触发和激励比较,.,.,4.2其他激励功能的触发器,4.2.1D触发器当触发有效时，触发器状态与D相同，没有约束条件。当触发条件满足时:特征方程:Qn+1=D常用集成D触发器:同步D触发器边沿D触发器。,.,集成触发器的直接复位、置位功能,不受触发信号CP控制，立即影响触发器的状态，用于触发器的初始状态设置。当触发器受触发信号CP控制时，直接控制输入Rd、Sd必须为无效电平。(例),直接复位端Rd，直接置位端Sd一般为低电平有效。,.,D触发器的典型应用,（5.2.1）锁存器、寄存器和移位寄存器一、1个D触发器可以记忆1位二进制数，由同一个写使能信号共同控制的n个D触发器一次可记忆n位二进制数（一般n=4或8），根据触发方式不同称为锁存器或寄存器。二、锁存器由同步D触发器构成，寄存器由边沿D触发器构成。,.,2、寄存器由多个边沿触发器构成，适用于数据信号超前于写使能信号有效的场合。写使能信号CP为脉冲信号，当使能CP为有效边沿时，输入端的数据Di被写入相应位的D触发器，Qi=Di；否则，D触发器输出Qi保持原来的状态，与输入端的数据Di无关。,.,集成8位锁存器74LS373和集成8位寄存器74LS374的逻辑符号,集成8位锁存器74LS373：写使能高电平有效，输出使能E低电平有效。,集成三态输出8位寄存器74LS374：写脉冲C