运算器与运算方法及应用探究PPT课件

运算器与运算方法,MyEmail：liuxdorxudliu,本讲内容,加减法运算及其实现乘法运算及其实现（重点）除法运算浮点数运算十进制数运算,加减法运算及其实现乘法运算及其实现（重点）除法运算浮点数运算十进制数运算,1.1加减法运算机器实现,原则（以定点整数为例说明）,X补与X补,1.1加减法运算机器实现,加法单元（全加器）,1.1加减法运算机器实现,并行加法器串行进位,串行进位的特点：进位串行传递进位延时较长,1.1加减法运算机器实现,并行加法器并行进位（或先行进位）,并行进位的特点同时产生进位加法延时缩短实现相对复杂,1.1加减法运算机器实现,并行进位链,1.1加减法运算机器实现,并行进位加法器,1.1加减法运算机器实现,分组并行进位加法器（组内并行，组间传递）,1.1加减法运算机器实现,分组并行进位加法器（组内并行，组间并行）,加减法运算及其实现乘法运算及其实现（重点）除法运算浮点数运算十进制数运算,2.1无符号数乘法及其实现,笔算分析11011011机器算法改进通过多次加法实现乘法每次加法均在上一次加法的结果(部分积)的基础上进行每完成一次加法，结果右移一位举例,2.1无符号数乘法及其实现,算法推导（以定点整数为例）,2.1无符号数乘法及其实现,变成分步算式：,2.1无符号数乘法及其实现,逻辑实现逻辑部件加法器Adder被乘数寄存器M乘数寄存器Q（乘积低位部分）累加器A（部分积，乘积高位部分）控制逻辑数据通路AdderMAdderAAAdderAShrA,QShrQ,Qn-1A0,2.1无符号数乘法及其实现,逻辑实现结构图,2.2补码乘法及其实现,补码乘法规则乘积的补码被乘数的补码乘数的真值,问题与约束参加运算的操作数本身是补码形式机器中不能直接表示真值必须寻求一种直接利用操作数补码进行运算来实现补码乘法的算法结果要求直接是补码形式,2.2补码乘法及其实现（一位比较法，又称一位Booth法）,补码表示与真值的关系,比较法算法推导（以定点整数为例）,2.2补码乘法及其实现（一位比较法，又称一位Booth法）,变成分步算式：,2.2补码乘法及其实现（一位比较法，又称一位Booth法）,算法规则比较乘数相邻的两位：Qi和Qi-1QiQi-1=00或11，上一次部分积直接右移一位形成新的部分积QiQi-1=01，上一次部分积加上被乘数补码后右移一位形成新的部分积QiQi-1=10，上一次部分积减去被乘数补码后右移一位形成新的部分积重复n次。对于n位数的一位比较法，需要执行n次加法运算和n次移位运算。,举例,2.2补码乘法及其实现（一位比较法，又称一位Booth法）,流程图,2.2补码乘法及其实现（一位比较法，又称一位Booth法）,逻辑实现采用两位符号位（为什么？）加法器ADDER（n+1位）累加器A（n+1位），保存部分积，最后保存乘积高位部分被乘数寄存器M乘数寄存器Q，最后保存结果低位部分计数器Counter，对运算次数计算触发器，控制逻辑等,2.2补码乘法及其实现（一位比较法，又称一位Booth法）,数据通路及微操作控制信号P0：ShrA,ShrQ,Qn-1A0P1：ADDAP2：ADDMP3：ADDNOTMP4：CounterCounter-1P5：AADD,2.2补码乘法及其实现（一位比较法，又称一位Booth法）,实现结构图,2.2补码乘法及其实现（二位比较法）,二位比较法在一位比较法的基础上，对算法进行改进，每次比较乘数相邻的3位，根据不同的组合，对部分积进行不同的加减运算，然后对结果右移2位，形成新的部分积。算法推导如下：,1位比较法,2位比较法,2.2补码乘法及其实现（二位比较法）,算法规则比较乘数相邻的3位：Qi+1、Qi和Qi-1Qi+1QiQi-1=000或111，A1/4AQi+1QiQi-1=010或100，A1/4(A+M)Qi+1QiQi-1=011或101，A1/4(A-M)Qi+1QiQi-1=110，A1/4(A+2M)Qi+1QiQi-1=001，A1/4(A-2M)重复n/2次(n为偶数）或（n+1)/2次（n为奇数)。n为奇数时,最后一次采用1位比较法算法.采用3位符号位(Why?),2.3阵列乘法器,基本思路利用若干全加器，完全由硬件直接计算乘法结果以4位无符号数为例,2.3阵列乘法器,实现电路,2.3阵列乘法器,总结：对于n位的阵列乘法，需全加器n(n-1)个最长路径2(n