计算机组成原理期末复习.ppt

前五章复习,计算机组成原理,第一章计算机系统概论,存储程序概念,第一台电子数字计算机1946、美国、ENIAC存储程序概念的提出1945、美籍匈牙利数学家冯诺依曼硬件系统由五大基本部件组成；计算机内部采用二进制来表示指令和数据；将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作。第一台存储程序计算机1949、英国剑桥大学威尔克斯、EDSAC,输入设备,主存储器,输出设备,运算器,控制器,外存储器,存储器,外设,CPU,主机,数据,控制,地址或指令,计算机的硬件组成,微程序级,机器语言级,操作系统级,汇编语言级,高级语言级,硬操作时序级,应用语言级,实际机器,虚拟机器,系统软件,应用软件,计算机系统的多层次结构,第二章运算方法与运算器,数制与编码,进制之间转换BCD码8421码2421码各位权分别为2、4、2、1是一种对9的自补码。余3码在8421码的基础上加0011形成的是一种对9的自补码。,数的机器码表示,无符号数、带符号数原码、反码、补码正数的原、反、补码相等补码和反码的符号位可参与运算补码的零的表示形式唯一补码负数表示范围宽,定点数表示范围,原码定点数(字长n+1位)纯小数：(12-n)(1-2-n)例：字长为8位，则最小定点小数-127/128最大定点小数127/128纯整数：-(2n1)(2n-1)例：字长为8位，则最小定点整数-127最大定点整数127,1.1111111,0.1111111,11111111.,01111111.,补码定点数(字长n+1位)纯小数：-112-n例：字长为8位,则最小定点小数-1最大定点小数127/128纯整数：-2n2n1例：字长为8位,则最小定点整数-128最大定点整数127,1.0000000,0.1111111,10000000.,01111111.,定点数表示范围,若阶码数值部分为K位，尾数数值部分为n位，均用补码表示，则,浮点数的表数范围,IEEE754标准的浮点数,32位短浮点数,1.尾数隐含了最高位1(位权20),实际为24位2.尾数采用原码表示3.阶码采用偏置值为127的移码表示,规格化的浮点数,为了充分利用尾数的有效数位，规定尾数值应在0.51之间。补码表示时，尾数的最高位应与符号位不同当1/2=M1时，应有0.1的形式当1=M-1/2时，应有1.0的形式,为什么是，而不是=?,为什么是=?,补码的表示范围比原码宽,可以表示-1,-1补=1.0000000,是规格化的浮点数,-1/2原=1.1000000-1/2补=1.1000000不是规格化的浮点数,加法器,串行加法器：只有一位全加器的加法器，整个数据需要串行分时运算。并行加法器：由多位全加器组成的加法器进位信号的基本逻辑Ci=AiBi+(AiBi)Ci-1串行进位,本位进位Gi,传送进位函数Pi,Cn=Gn+PnCn-1，,C2=G2+P2C1，C1=G1+P1C0,C1=G1+P1C0C2=G2+P2(G1+P1C0)=G2+P2G1+P2P1C0C3=G3+P3(G2+P2(G1+P1C0)=G3+P3G2+P3P2G1+P3P2P1C0Cn=Gn+PnGn-1+(PnP1)C0,并行进位：根据最高位进位,预先推算出各高位的进位关系使串行进位变成并行进位,从而实现快速加法运算。进位链信号逻辑表示,加法器,定点加减运算,Y原=1.0110Y补=1.1010-Y补=0.0110,补码加减法x补+y补=x+y补(mod2n)x-y补=x+(-y)补=x补+-y补(mod2n)补码的溢出判断同号相加时才可能产生溢出。双高位判别法OVER=CfCo=1变形补码方法01-正溢出10-负溢出11-负数00-正数,定点乘除运算,计算机实现乘除法的方法纯软件低档微机，只能用子程序来实现乘除运算。硬件扩充中、小、微型机，增加一些硬件设备，乘除运算变换成累加和移位操作。专用硬件中、大型机，设置专用的乘除法器。,串行乘法补码一位乘法运算,比较法、Booth法参加运算的数用补码表示，符号位参加运算被乘数X与部分积取双符号位乘数Y取单符号位，末位增设附加位Yn+1,初值0Yn与Yn+1构成了各步运算的判断位进行n+1步操作，但第n+1步不移位按补码右移规则移位,YnYn+1操作原部分积1原部分积X补,1原部分积X补,1原部分积1,不带符号的阵列乘法器,例16已知两个不带符号的二进制整数A11011，B10101，求每一部分乘积项aibj的值与p9p8p0的值解,a4b01a3b01a2b00a1b01a0b01a4b10a3b10a2b10a1b10a0b10a4b21a3b21a2b20a1b21a0b20a4b30a3b30a2b30a1b30a0b30a4b41a3b41a2b40a1b41a0b41,串行除法补码不恢复余数法运算,第一步，判断是否够除，不是简单地相减。补码表示时被除数、除数同号，相减被除数、除数异号，相加中间过程中，不同情况不同处理。余数、除数同号，商1，1，+-Y补余数、除数异号，商0，1，+Y商的校正。末尾恒置1法,例200.101001,0.111,求。解:补1.001被除数0.101001被除数x减1.001(-0.111)第一步减除数y1.1100010q00余数为负商0，下步做加法加0.0111除数右移，加0.0011010q11余数为正商1，下步做减法减1.11001(-0.00111)除数再右移，减1.1111110q20余数为负商0，下步做加法加0.000111除数再右移，加0.0001100q31余数为正商1故得商qq0.q1q2q30.101余数r(0.00r3r4r5r6)0.000110,阵列除法器完成除法运算示例,浮点运算,浮点加减运算浮点乘除运算浮点数的阶码运算：阶码通常用补码或移码形式表示移移补移移补移码表示的阶码运算的溢出判断：采用双符号位00负数01正数10上溢11下溢,运算器的基本组成,定点运算器的基本组成ALU、寄存器组、内部总线、判别逻辑和控制电路、多路选择器或锁存器。运算器的三种总线结构单总线、双总线、多总线ALU的进位方式串行进位的缺陷：运算时间长。并行进位方式：单级先行进位：组内并行，组间串行。多级先行进位：组内并行，组间并行。,74181芯片应用举例,单级先行进位：组内并行，组间串行。前片的Cn+4与下一片的Cn相连。影响运算速度例1：由4片74181组成单级先行进位的16位ALU。,74181芯片应用举例,多级先行进位：组内并行，组间并行。需利用74182CLA先行进位部件。例2：由4片74181组成两级先行进位的16位ALU。,Cn+x=G0+P0CnCn+y=G1+P1Cn+x=G1+P1(G0+P0Cn)=G1+P1G0+P1P0CnCn+z=G2+P2Cn+y=G2+P2(G1+P1G0+P1P0Cn)=G2+P2G1+P2P1G0+P2P1P0CnG3+P3Cn+z=G3+P3(G2+P2G1+P2P1G0+P2P1P0Cn)=G3+P3G2+P3P3G1+P3P2P1G0+P3P2P1P0Cn,P55,74182CLA的进位逻辑,第三章存储系统,存储系统层次结构,三级存储系统Cache内存层次内存外存层次,半导体存储器,各类半导体存储器的工作原理DRAM的刷新刷新原因刷新方式集中式刷新分散式刷新异步式刷新,存储器容量扩充位扩充字扩充字位同时扩充存储器与CPU的连接片选信号的产生方法全译码法可指定起始地址部分译码法地址重叠,存储器与CPU的连接,全译码法,例：用2K8的SRAM构成8K8的存储器，与CPU相连(8根对外数据线，20根地址线)。要求存储器起始地址为00000H。第一、二步略。第三步：地址分配,全译码法,第四步：连线图,多体并行内存,多个存储体各自具有自己的地址寄存器、数据线、时序，可以独立地并行工作。在一个存取周期中并行存取多个字，解决存储器系统速度与CPU速度不匹配的问题。多个存储体模块的编址方式顺序编址顺序存储器交叉编址交叉存储器,交叉存储器,假设存储器容量32字分成M0M3四个模块每个模块存储8个字地址在模块间线性地排列地址5位低2位：模块号高3位：块内地址优点若不考虑总线传输时间延迟，理论上可将带宽提高到4倍。,01000,01001,01010,01011,交叉存储器,例4存储器容量为32字，字长64位，模块数m=4，分别采用顺序方式和交叉方式进行组织。存取周期T=200NS，数据总线宽度为64位，总线传送周期=50nS。问顺序存储器和交叉存储器的带宽各是多少？解均以传送4个字来衡量总数据传输量=字数字长=464位=256位顺序存储器传输时间=字数存取周期=4200nS=800nS带宽=总传输量/传输时间=256位/0.8S=320MbPS交叉存储器传输时间=T+(m-1)=200NS+(4-1)50nS=350nS带宽=256位/0.35S=730MbPS,高速缓冲存储器,工作原理地址映像全相联映像直接映像组相联映像,直接映像组相联映像,虚拟存储器,虚拟存储系统虚地址（逻辑地址）实地址（物理地址）页式虚拟存储段式虚拟存储段页式虚拟存储,第四章指令系统,指令格式,指令的基本格式：地址码结构四地址指令、三地址指令、两地址指令、单地址指令、零地址指令操作码编码方式定长操作码变长操作码扩展操作码的方法,寻址技术,寻址方式：确定本条指令中操作数的地址或计算下一条要执行的指令地址的方法。指令寻址方式顺序寻址方式跳跃寻址方式操作数的寻址方式,操作数寻址方式,立即寻址：,直接寻址：,操作数寻址方式,间接寻址：地址码字段给出的是操作数地址的地址。间接标志I，当I=1时，间接寻址。,操作数寻址方式,间接寻址,寄存器寻址：,操作数寻址方式,寄存器间接寻址：,操作数寻址方式,变址寻址：,基址寻址：,操作数寻址方式,相对寻址：有效地址EA由程序计数器PC的内容和指令中的地址码相加得到。,操作数寻址方式,块寻址方式：在指令中指出数据块的首地址和块长。段寻址方式8086机逻辑地址物理地址物理地址=段基址16+偏移量例如：(CS)=4232H(IP)=66H下条指令地址=CS16+IP=42386H,操作数寻址方式,当前页寻址EA=PCH/页内地址,基页寻址EA=0/页内地址,页寄存器寻址EA=页面号/页内地址,页面寻址的三种形式,堆栈寻址,堆栈按“后进先出”（LIFO）或“先进后出”（FILO）顺序进行存取的存储区。用于保存断点、保护现场、参数传递等。堆栈分类寄存器堆栈（串联堆栈或硬堆栈）容量有限、堆栈的读出是破坏性的、速度快存储器堆栈（软堆栈）容量大、可以在整个内存区浮动、访存，速度慢,指令系统,指令分类数据传送类指令算逻运算类指令程控类指令输入/输出类指令指令系统的发展CISC：复杂指令集系统计算机RISC：精简指令集系统计算机,第五章中央处理器,CPU的基本组成控制器,OP,地址码,3.时间基准?,4.操作数地址如何形成?,5.下条指令地址如何形成?,+1,转移地址,微操作控制信号,1.控制器的基本任务?产生微操作控制信号,2.产生微操作控制信号的依据?,控制器的硬件实现方法,组合逻辑型（硬布线控制器）控制单元是由门电路组成的复杂的树形网络以使用最少元件和最高操作速度为设计目标C=f(Im，Mi，Tk，Bj）：微操作控制信号是译码输出、执行部件的反馈、节拍电位和节拍脉冲的函数存储逻辑型（微程序控制器）微操作信号代码化，使每条机器指令转化成一段微程序并存入一个专门的存储器（控制存储器）中，微操作控制信号由微指令产生。组合逻辑和存储逻辑结合型,时序系统与控制方式,时序系统：指令周期、机器周期、节拍、工作脉冲多级时序系统硬布线控制器三级时序系统机器周期、节拍、工作脉冲微程序控制器二级时序系统节拍（微周期）、工作脉冲控制方式同步控制方式异步控制方式联合控制方式,指令周期流程图,ADDR2，R0；(R0)+(R2)R0,PCAR,MDR,DRIR,R2Y,R0X,Y+XR0,译码,PCO，G，ARiR/W=RDRO，G，IRiR2O，G，YiR0O，G，Xi+，G，R0i,取指,执行,具有自增功能,SUBR1，R3；(R3)-(R1)R3,PCAR,MDR,DRIR,R3Y,R1X,Y-XR3,译码,PCO，G，ARiR/W=RDRO，G，IRiR3O，G，YiR1O，G，Xi-，G，R3i,取指,执行,指令流程图,微操作控制信号,微程序控制原理,1951年，英国剑桥大学，威尔克斯微程序设计的基本思想每一条机器指令的功能，用一段微程序来实现每段微程序由若干微指令组成每个微指令含有若干微命令每个微命令完成一个微操作设计制造CPU时，根据整个指令系统的需要，事先编制微程序，并将它们存入一个用ROM构成的控制存储器中CPU执行某条机器指令时，就直接从控制器中取出对应的微程序加以执行,微程序控制器的基本组成,核心部件，用来存放微程序,用来存放从CM中取出的微指令,微地址形成部件:用来产生初始微地址和后继微地址,接收微地址，为读取微指令做准备,微指令设计,微指令编码法：微操作控制字段的编码方法直接控制法、最短编码法、字段编码法（直接编码法、字段间接编码法）。微地址的形成初始微地址的形成后继微地址的形成计数器方式和多路转移方式微指令分类水平型微指令、垂直型微指令、混合型微指令微指令的执行方式串行方式、并行方式,流水CPU,并行处理技术时间并行、空间并行、时间+空间并行非流水线时空图标量流水计算机时空图,流水线中的相关性,资源相关多条指令争用同一功能部件所引发的冲突。数据相关指令执行顺序上存在的先后