《数字逻辑》第3章门电路

数字逻辑,北航计算机学院艾明晶牛建伟amjniujianwei,2,第3章门电路,本章补充常用半导体器件基础知识；介绍晶体二极管、三极管的稳态开关特性；分立元件门；TTL与非门，OC门，三态门；MOS管，MOS门等内容。介绍门电路的电路结构、工作原理及逻辑功能，以及基于VerilogHDL的门电路设计。,3.1概述3.2常用半导体器件（补充）3.3晶体二极管和三极管的开关特性3.4分立元件门3.5数字集成电路的主要性能参数（补充）3.6TTL集成门3.7MOS集成门3.8基于VerilogHDL的门电路设计,共7学时,3,本章重点,晶体管的稳态开关特性；门电路的逻辑功能；数字集成电路的主要性能参数及其含义；基于VerilogHDL设计门电路的方法。,4,3.1概述,“门电路”是能实现某种逻辑关系的电路，它是数字电路的基本逻辑单元电路。基本的逻辑门有与门、或门、非门，复合逻辑门有与非门、或非门、与或非门、异或门等。逻辑门主要分为两类分立元件门：由电阻、二极管、三极管等分立元件构成；集成门：把构成门电路的基本元件制作在一小片半导体芯片上。集成反相器、缓冲器，集成与门、与非门，集成或门、或非门，集成异或门，集成三态门,5,集成电路与数字集成电路,集成电路（IntegratedCircuit，IC）：把若干个有源器件和无源器件及其连线，按照一定的功能要求，制作在一块半导体基片上，这样的电路称为集成电路。集成电路相比分立元件电路的优点体积小、耗电省、重量轻、可靠性高,数字电路：对数字信号进行算术运算和逻辑运算的电路数字集成电路：在一块半导体基片上，把众多的数字电路基本单元制作在一起形成的数字电路。,6,数字集成电路的分类,早期的划分方法单位芯片面积上集成门电路的个数（1）小规模ICSSI（SmallScaleIntegration），含110门（2）中规模ICMSI（MediumScaleIntegration），含10100门（3）大规模ICLSI（LargeScaleIntegration），含1001000门（4）超大规模ICVLSI（VeryLargeScaleIntegration），含1000门以上,1、按集成度分类,这种划分方法现在已过时！,7,2、按制造工艺分类,（1）双极型IC：晶体三极管中两种载流子（空穴和自由电子）参与导电基本开关元件：晶体三极管常见双极型IC：TTL（Transister-TransisterLogic，晶体管-晶体管逻辑）、ECL（EmitterCoupledLogic，发射极耦合逻辑）、HTL（HighThresholdLogic，高阈值逻辑）、I2L（IntegratedInjectionLogic，集成注入逻辑）集成电路特点：速度快，但集成度较单极型IC低（2）单极型IC:MOS晶体管中只有一种载流子（空穴或自由电子）参与导电基本开关元件：MOS晶体管常见单极型IC：PMOS、NMOS、CMOS（ComplementarySymmetryMetalOxideSemiconductor，互补对称金属氧化物半导体）集成电路特点：功耗低，集成度高，但速度较双极型IC低,8,我们为什么要学习门电路？,门电路是组合逻辑电路、触发器、时序逻辑电路、程序逻辑电路的理论基础要学好后面的电路，必须先了解门电路的电路结构、工作原理及逻辑功能组合逻辑电路是由各种逻辑门以一定的方式组合在一起构成的数字典路。触发器是由多个逻辑门（大多是与非门）交叉耦合构成的。时序逻辑电路是由组合逻辑电路和触发器构成的。程序逻辑电路主要由控制电路（计数器、寄存器等，译码器、运算器等）和存储器（地址译码器、存储矩阵和输出控制电路）构成。,9,门电路与后续电路的关系示意图,组合逻辑电路,逻辑门组合,触发器,逻辑门交叉耦合,时序逻辑电路,组合逻辑电路,触发器,逻辑门组合,逻辑门交叉耦合,程序逻辑电路,控制电路,存储器,计数器、寄存器等,译码器、运算器等,地址译码器,存储矩阵,输出控制电路,若干存储单元（三极管或MOS管）构成,三态缓冲器,10,3.2常用半导体器件（补充）,3.2.1半导体基础知识3.2.2PN结3.2.3半导体二极管3.2.4半导体三极管,内容概要,11,3.2.1半导体基础知识,导电能力介于导体和绝缘体之间的物体称为半导体。如：硅（Si）、锗（Ge）、硒（Se）以及大多数金属氧化物和硫化物。,半导体特性,1.热敏特性：温度导电能力可做成各种热敏元件,2.光敏特性：受光照导电能力可做成各种光电器件,3.纯净的半导体掺入微量杂质导电能力（几十万几百万倍）可制做半导体器件。如半导体二极管、三极管、场效应管及晶闸管等。,12,半导体的共价键结构,原子由具有正电荷的原子核和带负电荷的电子组成。电子按一定规律分布在核外的不同壳层上，最外壳层上的电子称为价电子。硅和锗都有4个价电子，都是四价元素。两个相邻的原子之间都有一对电子，任何一个电子，部分时间绕自身原子核运动，另部分时间出现在相邻原子的轨道上，电子不再固定属于某一个原子，而是为两个原子所共有原子间的电子共有化结构称为共价键。,半导体的共价键结构,硅原子,价电子,共价键有很强的结合力，单晶中的价电子不是自由电子，仍是束缚电子，不能参与导电；但在一定温度下，少数电子有可能挣脱束缚成为自由电子。,13,几个基本概念,热激发，产生电子-空穴对由于热运动的能量使共价键破坏，晶体中产生了能运载电荷的粒子即电子和空穴，这种物理现象称为热激发。无电场作用时，电子和空穴的运动都是随机的、不规则的，不形成电流。外电场作用下，电子逆电场方向运动，空穴沿电场方向运动，形成电流。载流子能运载电荷的粒子自由电子由于热运动，少数价电子获得足够的能量挣脱共价键的束缚成为自由电子。带负电空穴某价电子挣脱共价键的束缚成为自由电子，在相应共价键位置上少了一个电子而留下一个空位置，称为空穴。带正电，也像自由电子一样，能在晶体中自由运动。,载流子的产生与复合热激发同时，还有载流子的复合过程：电子会与空穴相遇，电子与空穴一起消失。在一定温度下，载流子的产生与复合达到动态平衡，晶体中的电子-空穴对维持在一定的数目。,14,常温下自由电子和空穴的产生与复合,+4,+4,+4,+4,+4,+4,+4,+4,+4,自由电子,空穴,成对出现,成对消失,自由电子和空穴称为载流子,15,半导体的分类,半导体分为2类本征半导体指不含有杂质的、完全纯净的半导体。靠热激发的载流子数目有限，导电能力差。杂质半导体：通过扩散工艺，在本征半导体中掺入微量特定元素而形成杂质半导体。载流子数目剧增，导电能力强。P（Positive）型半导体在纯净的硅或锗晶体中掺入微量的三价元素（如硼或铟），导电以空穴为主N（Negtive）型半导体在纯净的硅或锗晶体中掺入微量五价元素（如磷或砷），导电以自由电子为主,在外电场作用下，电子和空穴均能参与导电。这是半导体导电与导体导电最本质的区别。,半导体中占多数的载流子称为多子；占少数的载流子称为少子。,16,杂质半导体N型半导体结构示意图,在N型半导体中，自由电子是多数载流子，空穴是少数载流子。,17,杂质半导体P型半导体结构示意图,少数载流子,多数载流子,在P型半导体中，空穴是多数载流子，自由电子是少数载流子。,18,半导体中载流子的两种运动方式,2、扩散运动即使没有电场，由于载流子的浓度分布不均匀，也会发生载流子的定向运动从浓度高的区域向浓度低的区域扩散，扩散运动形成的电流称为扩散电流，它正比于载流子的浓度梯度。,1、漂移运动载流子在电场中的定向运动称为漂移，由漂移形成的电流称为漂移电流。半导体中电子逆电场方向定向运动，空穴沿电场方向定向运动，形成半导体总的漂移电流。,半导体中的电流为漂移电流和扩散电流之和。,19,3.2.2PN结,P区,N区,空间电荷区（PN结）,内电场方向,少子漂移,多子扩散运动方向,（1）PN结的形成（漂移、扩散）,将P型半导体和N型半导体制作在一起，由于浓度差的原因，P型半导体的空穴扩散进入N区，与N区的电子复合；N型半导体的电子扩散进入P区，与P区空穴复合，则在交界面处形成一个PN结。,20,（2）PN结的正向偏置与反向偏置,在PN结两端施以外电压，称为给PN结以偏置。若外部电压的正极接P区（即PN结内电场的负极），负极接N区（即PN结内电场的正极），则称为正向偏置（正偏置）；反之为反向偏置（反偏置）。,PN结最重要的特性：在正偏置和反偏置时表现出完全不同的电流属性。,未加偏置时，PN结是平衡的，多子的扩散电流与少子的漂移电流平衡（大小相等、方向相反），PN结内无宏观电流。如需PN结产生宏观电流，必须设法破坏其扩散与漂移间的平衡。,正向偏置,21,PN结的单向导电性,PN结正向偏置时，外电场与内电场方向相反，空间电荷区变窄，有利于多子的扩散。多子的扩散运动超过内电场作用下的少子的漂移运动，在PN结内形成了以扩散电流为主的正向的宏观电流IF；该正向电流较大，PN结处于导通状态；PN结反向偏置时，外电场与内电场方向一致，使空间电荷区变宽，多子的扩散运动受阻，少子的漂移运动超过多子的扩散运动，在PN结内形成了以漂移电流为主的反向电流IR。该反向电流很小，约等于0，PN结截止。,22,3.2.3半导体二极管,半导体二极管（晶体二极管）是在PN结两侧的中性区上各引出一个欧姆接触的金属电极构成的。二极管按结构分为点接触型、面接触型和平面型二极管。按材料划分为硅管和锗管。,点接触型二极管的结构,产品外形,二极管符号,23,二极管的伏安特性,硅管的伏安特性,反向特性,死区,IS,正向特性,击穿电压UBR,开启电压Uon,iD=f（uD）,+uD,描述了二极管的外特性，即管子电流与电压的关系。二极管对正偏置和反偏置具有截然不同的特性。,24,二极管的伏安特性（续）,死区电压（开启电压）Uon,Si管：0.5V左右Ge管：0.1V左右,导通电压,Si管：0.6V0.8VGe管：0.2V0.3V,二极管的伏安特性受温度的影响。如当环境温度升高时，二极管的正向特性曲线左移，反向特性曲线下移。,二极管方程,IS：反向饱和电流。UT：温度的电压当量。常温下，即T=300K（270C）时，UT=26mV。,注意,在反向段：当|uD|UT时，iDIS,25,3.2.4半导体三极管,半导体三极管又称晶体（三极）管。由两层N型半导体中间夹一层P型半导体（NPN型）或两层P型半导体中间夹一层N型半导体（PNP型）组成。,按结构划分,NPN型,按材料划分,硅管,按功率划分,大功率管,按频率划分,高频管,按用途划分,放大管,PNP型,锗管,小功率管,低频管,开关管,1、半导体三极管的分类,常用三极管的外形图,26,NPN型三极管,集电区,集电结,基区,发射结,发射区,集电极C,基极B,发射极E,符号,结构有3个电极，3个区，两个背向的PN结,发射极箭头的方向表示发射结正偏时的电流方向,Ic,Ib,Ie,27,PNP型三极管,集电区,集电结,基区,发射结,发射区,集电极C,发射极E,基极B,结构,符号,Ic,Ib,Ie,28,2、三极管的3种接法,（1）共发射极接法,（2）共集电极接法,（3）共基极接法,不同的接法具有不同的电路特性，但管子的工作原理都是相同的。为使晶体管正常地放大工作，必须给它以正确的偏置，即发射结正偏，集电结反偏。,29,3、三极管的电流放大（控制）作用,电流放大的概念以NPN管共发射极接法为例。,输出回路,输入回路,VCCVBB,调节RB，观察IB、IC及IE的变化。,结论,（1）IC、IE比IB大得多。,（2），称为电流放大倍数IB很小的变化可引起IC很大的变化，即IC受IB控制三极管的电流控制作用。,30,三极管内载流子的运动,IE,IB,IC,N,P,N,VBB正极拉走电子，补充被复合的空穴，形成IB,VCC,RC,VBB,RB,ICBO,了解即可！,发射区,基区,集电区,集电结反偏，少子的漂移运动得到加速，形成反向饱和电流,31,三极管内载流子的运动（续）,晶体管内载流子的运动可概括为：注入-扩散-收集。1发射区向基区注入电子由于发射结正偏，发射区的多子（电子）向基区扩散，基区的多子（空穴）向发射区扩散。由于发射区掺杂浓度很高，所以基区的空穴流与发射区的电子流相比可忽略不计，形成的扩散电流以发射区的电子流为主。2电子在基区扩散与复合在扩散过程中，电子不断与基区中的多子空穴复合而消失。由于基区很薄，电子复合的机会不多，仅很少一部分被复合，绝大多数电子扩散到集电结的边缘。3集电区收集电子由于集电结反偏，其电场将阻止集电区和基区中多子的扩散运动，但各自的少子的漂移运动却得到加速，扩散到达集电结边缘的电子，受集电结电场的吸引而为集电区收集。,由于集电结反偏，基区的电子及集电区的空穴的漂移运动得到加速，形成反向饱和电流ICBO。,32,三极管电流控制作用的外部条件,三极管具有电流控制作用的外部条件:（1）发射结正向偏置；（2）集电结反向偏置。,NPN型三极管应满足:UBE0UBCVBVE,PNP型三极管应满足:UEB0UCB0即VCVB0时，ID以指数规律上升，但UD0，则VBC=VBE-VCE0，集电结变为正偏，尽管IB增加，但IC基本不变，T进入饱和区。IC=ICS=(VCC-VCES)/RC，VO=VCES=0.3V,41,晶体三极管的稳态开关特性（3/4）,集电结为0偏（VCE=0.7V）时，称三极管处于临界饱和状态，满足IBS=ICS/=(VCC-VCES)/RC，IBS称为饱和基极电流实际计算时一般取集射极间的饱和电压VCES=0.3V若IBIBS=(VCC-VCES)/RC，则三极管工作在饱和区此时IC=ICS=(VCC-VCES)/RC，VO=VCES=0.3V若IBIBS，则三极管工作在放大区,是判断三极管工作在饱和区还是在放大区的条件,42,晶体三极管的稳态开关特性（4/4）,43,三极管的共射输出特性曲线,饱和区:不同的IB所对应的IC几乎一样，IC不受IB的控制。,截止区:IC很小，管子如同开路一样。,放大区:IC基本与VCE无关，仅受IB的控制，管子处于放大工作状态。,44,晶体三极管三个工作区的特点,放大区:,截止区:,饱和区:,发射结正偏,集电结反偏,有电流放大作用,IC=IB,输出曲线具有恒流特性,发射结、集电结处于反偏,失去电流放大作用,IC0,晶体管C、E之间相当于开路,发射结、集电结处于正偏,失去电流放大作用，IC=ICS，不变,晶体管C、E之间相当于短路,记住！,45,3.4分立元件门,3.4.1二极管与门3.4.2二极管或门3.4.3三极管非门3.4.4复合逻辑门3.4.5正逻辑和负逻辑,内容概要,46,问题的提出,由电阻、二极管、三极管等分立元件构成的逻辑门称为分立元件门。分立元件门体积大、功耗高、可靠性差，现在很少使用。,分立元件门已经过时，为什么要学呢？,通过学习本节，使我们了解逻辑门电路的工作原理集成电路中的半导体器件如何实现开关特性？基于开关特性，逻辑门如何实现逻辑功能？逻辑1和0，在实际电路中是如何表达的？,47,3.4.1二极管与门,1、电路结构和逻辑符号,2、工作原理,实现逻辑与运算的电路称为与门。,0.3V,3.0V,1.0V,截止,优先导通,当A、B为低电平0.3V（输入低电平额定值ViL）时，D1、D2均导通，由于二极管导通后的钳位电压为0.7V，则输出Y=0.3+0.7=1.0V；当A为0.3V、B为3.0V（输入高电平额定值ViH）时，D1优先导通，输出Y=0.3+0.7=1.0V，D2被反偏截止；当A、B为高电平3.0V时，D1、D2均导通，则输出Y=3+0.7=3.7V。,48,二极管与门的功能描述,（1）功能表,（2）真值表,在功能表中，用0代表低电平（输入0.3V，输出1.0V），用1代表高电平（输入3.0V，输出3.7V），则可以得到真值表,（4）工作波形（时序图）,时序图还体现了“门”的概念！若A为输入信号，B为控制信号，当B为低电平时，无输出信号，门是“关闭”的；当B为高电平时，输出信号Y同输入信号，门是“打开”的。,3.功能描述,（3）表达式Y=AB,49,3.4.2二极管或门,1.电路结构和逻辑符号,2.工作原理,0.3V,3.0V,2.3V,截止,优先导通,当A、B为低电平0.3V时，D1、D2均导通，由于二极管导通后的钳位电压为0.7V，则输出Y=0.3-0.7=-0.4V。当A为0.3V、B为3.0V时，D2优先导通，则输出Y=3.0-0.7=2.3V；由于A只有0.3V，则D1被反偏截止。当A、B均为高电平3.0V时，D1、D2均导通，则输出Y=3-0.7=2.3V。,50,二极管或门的功能描述,（1）功能表,（2）真值表,（3）表达式Y=A+B,3、功能描述,51,3.4.3三极管非门（反相器）,（1）功能表,（2）真值表,1、电路结构和逻辑符号,2、工作原理与功能描述,钳位电路,当Vi=0.3V时，T截止，DCL导通，输出VO3.0V（忽略DCL上的电压降时）；当Vi=3V时，T饱和导通，DCL截止，输出VO=VCES=0.3V。,输出与输入波形有180的相位差，所以非门也称为反相器。,3.0V,饱和导通,0.3V,0.3V,截止,52,3.4.4复合逻辑门（与非门、或非门）,与非门由二极管与门和三极管非门复合而成。,真值表,1、与非门,当A、B均为高电平（3.0V）时，D1、D2均导通，二极管与门的输出为高电平（3.7V），经三极管非门反相后，输出为低电平（0.3V）；其他输入组合条件下，二极管与门的输出为低电平（1.0V），则输出VO为高电平（3.7V）。,D1,D2,3.0V,3.0V,3.7V,导通,饱和导通,0.3V,53,或非门,或非门由二极管或门和三极管非门复合而成。,真值表,2、或非门,只要A或B有一个高电平（3.0V），二极管或门的输出就为高电平，经三极管非门反相后，输出为低电平；只有全部输入为低电平（0.3V），D1、D2均导通，二极管或门的输出才为低电平（-0.4V），T截止，输出VO为高电平（3.7V）。,D1,D2,3.0V,0.3V,2.3V,导通,截止,饱和导通,0.3V,54,3.4.5正逻辑与负逻辑,某逻辑门功能表,正真值表,负真值表,Y=AB正与,Y=AB负或,对同一个逻辑电路，分别使用正逻辑和负逻辑表示输出与输入之间的逻辑关系，其表达式互为对偶式。在分析数字电路时，必须事先规定是采用正逻辑还是负逻辑关系！,正逻辑和负逻辑表示逻辑电路的输入、输出电压的高电平和低电平的2种不同形式。,55,3.5数字集成电路的主要性能参数,直流电源电压输入/输出逻辑电平扇出系数传输延迟时间功耗,内容概要,补充！,56,1、器件的工作电源电压,TTL集成电路的标准直流电源电压为5V，最低4.5V，最高5.5V。CMOS集成电路的标准直流电源电压在318V之间，74系列CMOS集成电路有5V和3.3V两种。CMOS集成电路的一个优点是比TTL集成电路的电源电压允许范围要宽（5VCMOS电路电源范围为26V，3.3VCMOS电路为23.6V）,与传统逻辑器件不同，现代逻辑器件通常需要多个工作电源电压内核工作电源电压VCCINT供内核和输入缓冲器工作的电压，不同的器件其VCCINT不同，有3.3V、2.5V、1.5V、1.2V，或更低；输入输出口驱动电源电压VCCIO供I/O引脚工作的电源电压，通常小于等于3.3V。通常VCCINT小于VCCIO，有利于降低功耗。一般地，器件的集成度越高，其VCCINT越低。,57,2、输入/输出逻辑电平,TTL或CMOS集成电路，其输出高电平并不是理想的工作电源电压5V或3.3V；输出低电平也不是理想的0V电压。数字集成电路有如下4种不同的输入/输出逻辑电平。标准TTL电路有：定义为逻辑0的低电平输入电压范围VIL：00.8V；定义为逻辑1的高电平输入电压范围VIH：25V；定义为逻辑0的低电平输出电压范围VOL：不大于0.3V；定义为逻辑1的高电平输出电压范围VOH：不小于2.4V。,输入电压,输出电压,58,2、输入/输出逻辑电平（续）,5VCMOS电路则有：定义为逻辑0的低电平输入电压范围VIL：00.5V；定义为逻辑1的高电平输入电压范围VIH：2.55V；定义为逻辑0的低电平输出电压范围VOL：不大于0.1V；定义为逻辑1的高电平输出电压范围VOH：不小于4.4V。,由于制造工艺上的离散性，同一型号的器件，输出电平也不可能完全一样。门电路输出高、低电平的具体电压值与所接的负载、环境温度也有关系！,59,3、逻辑信号传输延迟时间,在集成门电路中，由于晶体管开关时间的影响，使得输出与输入之间存在信号的传输延迟。传输延迟越短，工作速度就越快，工作频率越高。传输延迟是衡量门电路工作速度的重要指标。由于实际的信号波形有上升沿和下降沿之分，所以传输延迟时间tpd是两种变化情况反映的结果定义tphl为输出从高电平转换到低电平时，输入脉冲指定参考点与输出脉冲指定参考点之间的时间；定义tplh为输出从低电平转换到高电平时，输入脉冲指定参考点与输出脉冲指定参考点之间的时间；参考点选在输入脉冲和输出脉冲相应边沿的50%处。,TTL门电路的tpd为几十ns几百ns,平均传输延迟时间,60,4、集成逻辑门电路的扇入系数与扇出系数,扇入系数和扇出系数是反映门电路的输入端数目和输出驱动能力的指标。扇入系数一个门电路所能允许的输入端个数扇出系数一个门电路所能驱动的同类门电路的个数扇出系数越大，门电路的带负载能力越强,标准系列TTL门电路的扇出系数一般为10；其他系列如74LS系列，一般为20；CMOS门电路的扇出系数一般为50。,驱动门与负载门之间的电压、电流关系,61,5、集成逻辑门电路的功耗,功耗是指门电路通电工作时所消耗的电功率。PD=VCCICC门电路在输出高电平和输出低电平时通过电源的电流（ICCH和ICCL）是不同的，两种情况下的功耗也不一样一般求其平均值,一般地，CMOS门电路的功耗较低，且与工作频率有关，频率越高功耗越大。其数量级为W，因而CMOS门电路广泛应用于电池供电的便携式产品中。TTL门电路的功耗较高，且基本与工作频率无关。其数量级为mW。,62,3.6TTL集成门,3.6.1TTL集成与非门3.6.2TTL与非门的电气特性3.6.3TTL与非门的主要参数3.6.4TTL其他类型门电路3.6.5TTL集成电路多余输入端的处理3.6.6TTL集成电路的系列产品,内容概要,63,3.6.1TTL与非门,TTL集成电路是双极型集成电路，其输入端和输出端都是由晶体三极管构成的电路，称为晶体管-晶体管逻辑，简称TTL（Transistor-TransistorLogic）。,（1）输入级多发射极晶体管T1和R1完成“与”功能,（2）中间级T2、R2和R3完成“两相驱动”功能,（3）输出级T3、T4、T5、R4和R5完成“推拉输出”功能,1、电路结构,电路根据T5的工作状态分为开态和关态：T5饱和时输出为VOL开态（On）；T5截止时输出为VOH关态（Off）。,TTL与非门电路,T4和T5总是处于一只截止、另一只导通的状态,64,TTL与非门工作原理（1/2）,（1）关态当A或B为低电平（Vi=ViL=0.3V）时，T1深饱和导通：VCES10.1V,此电压不足以使T2和T5导通，则T2和T5截止；VCC通过R2使T3和T4导通,此工作状态下T5截止，简称关态，电路输出为高电平（VO=VOH=3.6V）。,2、工作原理,截止,导通,0.3V,0.4V,65,TTL与非门工作原理（2/2）,（2）开态当A和B全为高电平（Vi=ViH=3.0V）时，VCC通过R1使T1的集电结以及T2、T5的发射结正偏置导通，则VB1=VBC1+VBE2+VBE5=30.7=2.1V，使T1的发射结反偏（IE10），称T1倒置工作：集电结正偏，发射结反偏。,使T3微导通，则T4截止，VO=VOL=VCES5=0.3V,TTL与非门电路特点：全高出低，一低出高与非门,此工作状态下T5饱和导通，简称开态，电路输出为低电平（VO=VOL=0.3V）。,1mA的基极电流，足以使T2饱和，也使T5饱和。,1.0V,0.3V,2.1V,3.0V,3.0V,饱和,截止,IB2,66,TTL与非门的工作状态,3、TTL与非门的工作状态,输入A、B任意一个为低电平时，输出为高电平,输入A、B全为高电平时，输出为低电平,67,3.6.2TTL与非门的电气特性,集成电路的外部特性是指通过集成电路芯片引脚反映出来的特性，包括电路的逻辑功能和电气特性。逻辑功能可以用逻辑符号、功能表、真值表、逻辑函数表达式和时序图来表示；电气特性主要有电压传输特性、输入特性、输出特性、动态特性等。TTL与非门的电气特性主要有电压传输特性、输入特性、输出特性、电源特性和传输延迟特性。,本课程只学习红色所示3种特性,68,电压传输特性（1/4）,指输出电压VO随输入电压Vi变化的曲线。,（1）曲线分析ab段（截止区）当0VVi0.6V，T1深饱和，VCES1=0.1V；VB2=Vi+VCES10.7V，T2和T5截止，T3和T4导通，VO=VOHVCC-VBE3-VBE4=5-0.7-0.7=3.6V基本不变,1、电压传输特性,测量电路,电压传输特性,3.6V,分析过程了解即可！,截止区,截止,导通,深饱和,69,电压传输特性（2/4）,bc段（线性区）当0.6VVi1.3V，T1深饱和，VCES1=0.1V；VB2=Vi+VCES1，0.7VVB21.4V，T2开始放大导通，T5仍截止；T3和T4仍导通,电压传输特性,在bc段，VO随着Vi的增加而线性下降，因此称为线性区。,3.6V,线性区,截止,放大导通,深饱和,导通,70,电压传输特性（3/4）,cd段（转折区）当1.3VViVGS(TH)（开启电压，13V），自由电子在正电场的吸引下，聚集在栅极下的衬底表面，形成N型沟道，把两个N区沟通，在VDS作用下，NMOS管导通，形成漏极电流ID。随着VGS升高，导电沟道的截面积将增大，ID增加可以通过改变VGS控制ID的大小。,96,PMOS管,（2）PMOS管PMOS管是在N型半导体衬底上制作两个高掺杂浓度的P型区，形成源极和漏极。PMOS管也有增强型和耗尽型两种类型。,对于增强型PMOS管，当VGS=0时，则两个P区和N型衬底形成两个背向的PN结，无论VDS为正或负，PMOS管都不能导通，ID=0。当VGS-VGS(TH)，自由电子在负电场的排斥下，栅极下的底衬表面的自由电子数量减少、空穴数量大大增加，形成P型沟道，把两个P区沟通，PN结消失，PMOS管导通，形成漏极电流ID。,97,2、MOS管的开关特性,在数字电路中，MOS管相当于一个受控开关。输出特性（漏极特性）,截止区条件：VGS0，Vo0V。,MOS反相器也称为非门。在MOS集成电路中，各种逻辑门基本都由反相器组合构成。,电路的输出电平与输入电平相反反相器。,99,MOS管负载反相器,2、MOS管负载反相器,制作MOS晶体管比制作电阻容易，MOS反相器都采用MOS管代替电阻作为负载。负载管T2总是处于导通状态，相当于负载电阻。,当输入为低电平，即Vi=ViL时，T1截止，T2始终导通，驱动管T1的漏极特性曲线与负载管T2的转移特性曲线交于A点，输出为高电平，VoVDD-VGS(TH)；,A,B,当输入为高电平，即Vi=ViH时，T1导通，T2始终导通，T1的漏极特性曲线与T2的转移特性曲线交于B点，输出为低电平，Vo0V。,NMOS反相器,100,CMOS反相器,在制作NMOS反相器时，需要综合考虑负载管导通电阻的大小若负载管导通电阻小，则流过的电流大，当驱动管导通时，电路的功耗大；若负载管导通电阻大，则流过的电流小，当驱动管截止时，电路提供的拉电流负载小，驱动能力弱。CMOS反相器能较好地解决此问题。,3、CMOS反相器,（1）电路结构,驱动管T1NMOS负载管T2PMOS,CMOS是由两种不同类型的MOS管形成的电路结构，称为互补MOS（ComplementarySymmetryMOS）,101,CMOS反相器工作原理及特点,（2）工作原理当Vi=ViL=0V时，VGS1VGS(TH)，T1导通，VGS2=0V，T2截止，输出Vo=VoL=0V。,（3）与MOS管负载反相器的比较MOS管负载反相器中，负载管T2总是处于导通状态，使得负载管导通电阻的大小会影响到电路的功耗和驱动能力。CMOS反相器中，两只晶体管总有一只处于截止状态，使得驱动管和负载管的导通电阻都可以做得很小使电路驱动负载能力增强，同时也使静态功耗极低。,102,3.7.3MOS门,常用的MOS门有NMOS门、PMOS门和CMOS门,1、NMOS门,当A、B中任一个（或两个）为低电平时，至少一只驱动管截止，串联支路不导通，输出YVDD，为高电平。只有当A、B均为高电平时，两只驱动管均导通，串联支路才导通，输出Y0，为低电平。,NMOS与非门,驱动管,负载管,NMOS门使用正电源!,103,NMOS或非门,当A、B中任一个（或两个）为高电平时，并联支路中至少有一只驱动管导通，输出Y0，为低电平；只有当A、B均为低电平时，两只驱动管均截止，输出YVDD，为高电平。,NMOS或非门,104,2、PMOS门,2、PMOS门,PMOS与非门,以正逻辑关系分析其工作原理当A、B中任一个（或两个）为低电平-VDD时，至少一只驱动管导通，输出Y0V，为高电平；只有当A、B均为高电平0V时，两只驱动管均截止，输出Y-VDD，为低电平。,驱动管,负载管,PMOS门使用负电源!,105,PMOS或非门,PMOS或非门,以正逻辑关系分析其工作原理当A、B中任一个（或两个）为高电平0V时，至少一只驱动管截止，输出Y-VDD，为低电平；只有当A、B均为低电平-VDD时，两只驱动管均导通，串联支路才导通，输出Y0V，为高电平。,驱动管,负载管,106,3、CMOS门,3、CMOS门,CMOS与非门,增强型PMOS管,增强型NMOS管,CMOS与非门是把两个CMOS反相器的负载管并联、驱动管串联后得到。当A、B中任一个（或两个）为低电平时，串联支路中至少一只驱动管截止，并联支路中至少一只负载管导通，输出YVDD，为高电平；只有A、B均为高电平时，串联支