buaa数电汇总PPT课件

.,1,数字电子技术,数字电子技术基础高等教育出版社阎石主编,吕妍红主讲,第一章逻辑代数基础,第二章逻辑门电路,第三章组合逻辑电路,第七章数模和模数,第四章触发器,第五章时序逻辑电路,第六章脉冲波形的产生和整形,第八章大规模集成电路,.,2,.1概述,1.2数制和码制,1.3逻辑代数的基本概念、公式、定理、表达式,第一章逻辑代数基础,.,3,.,4,1.2数制和编码一.数制：进位计数制度，不同进制间可相互转换。1.十进制：基数为10，逢十进一。2.二进制：基数为2，逢二进一。如：1+1=103.八进制：基数为8，逢八进一。8个数码为0-7。4.十六进制：基数为16，逢十六进一。16个码为0-9，A,B,C,D,E,F。,二.二进制编码:数字系统中信息交换是以二进制的数码进行的。编码：用一定位数二进制码的特定组合来表示数值、字母、符号。BCD码：用四位二进制码来表示二进制数码称为二-十进制编码，简称为BCD码。1.有权码：每个二进制位都有一个固定的“权”。常用：8421码。2.无权码：常用：余三码、格雷码。,.,5,一基本概念二逻辑运算,三真值表四逻辑函数相等,五逻辑代数基本公式，基本规则,六最小项,七卡诺图表示法,1.3逻辑代数的基本概念、公式、定理、表达式,.,6,1.3逻辑代数的基本概念、公式、定理、表达式一.基本概念:逻辑变量：描述事物相互对立的状态的变量,具有二值性。如：电平高低、开关通断。逻辑关系：变量之间的因果关系。逻辑函数：描述逻辑关系的函数。取值为“0”或“1”，表示对立的状态。二.逻辑运算基本逻辑：与、或、非。,.,7,逻辑运算,电路图,运算符号,真值表,表达式,运算法则,逻辑符号,备注,与(逻辑乘),或(逻辑加),非(求反运算),(可省略),+,-,L=A.B或L=AB,L=A+B,0.0=00.1=01.0=01.1=1,0+0=00+1=11+0=11+1=1,无数量相乘的概念,仅表示“与”逻辑关系.逻辑事件中与事件有关的条件全部具备时,事件才会发生,逻辑问题中,与某事件有关的条件至少有一个具备,事件就发生.,事件的条件与结果是相反的关系.,AB,LLL,AB,AB,（2）变量以原变量出现时，记为“1”，以反变量出现时，记为“0”。即：对于任意一个最小项，只有一组变量的取值使其为1，而变量的其它组合都使它为0，使最小项为1的一组变量构成了一个二进制数。其对应的十进制数即最小项序号i。,最大项:标准和项.,六.最小项最小项：标准积项（1）是积项;（2）含n个变量（n=3）;（3）每个变量以原变量或反变量的形式出现且仅出现一次.,.,12,七.卡诺图表示法:1.卡诺图的结构：卡诺图是真值表的图形化。例：4变量A、B、C、D,每个最小项占一个方格。（卡诺图的行、列标按格雷码顺填写）,.,13,.,14,(1)画卡诺图,(2)画圈,卡诺图的性质：相邻小方格只有一个变量不同，具有逻辑相邻性。卡诺图上2i个数1的相邻项可合并，并消去i个变量。,又例：L（A、B、C、D）=m(2,3,4,7,10,11,13,15),化简方法：合并最小项（1）圈中1的方格数是2i;（2）圈尽可以大，乘积项所含因子尽可能少;（3）一个方格可被多个圈包含，且至少被一个圈包含;（4）每个圈必须至少有一个1方格。,.,15,.,16,例:L(A、B、C、D)=m(0,2,7,13,15)+d(1,3,4,5,6,8,10),例:约束条件AB+AC=0L(A、B、C、D)=m(0,1,2,5,7,8,9),.,17,4.多输出逻辑函数的化简:具有相同输入变量的多输出逻辑函数，化简时，要将多个输出函数当作一个整体来考虑，以求整体最简。最简标准：表达式中不同的“与项”总数最少；“与项”中所含变量的总数最少。充分利用函数之间的公共部分进行化简。,例：某逻辑函数，有两个输出有两个输出：,.,18,第一章结束谢谢!,请进入第二章的学习逻辑门电路,.,19,第二章逻辑门电路,2.1半导体二极管三极管的开关特性,2.2TTL门电路,2.3TTL门电路的其他类型,2.4MOS门电路,.,20,2.1半导体二极管三极管的开关特性,2.1.1半导体、二极管的开关特性,2.1.2三极管的开关特性,.,21,2.1.1半导体、二极管的开关特性,断：VI=VIH(=VCC)时D截止VO=VOH=VCC通：VI=VIL时D导通VO=VOL,+VCC,R,D,VI,V0,i,V,2.1半导体二极管三极管的开关特性,二极管具有单向导电性,.,22,.,23,发射结,集电结均正偏:,2.动态特性:,.,24,2.2TTL门电路,2.2.1TTL反向器,2.2.2电压传输特性,2.2.3输入端噪声容限,2.2.4输入端负载特性,2.2.5传输延迟时间,2.2.6电源的动态尖峰电流,2.2.7TTL门改进,2.2.8与非门,.,25,2.2.1TTL反向器(TTL三极管-三极管逻辑电路),.,26,.,27,.,28,2.2.3输入端噪声容限,或者:2)VNH=VIH-VON(开门电平)VNL=Voff-VIL(关门电平),表示:1)VNH=V0Hmin-VIHminVNL=VILmax-V0Lmax,.,29,2.2.4输入端负载特性,.,30,2.2.5传输延迟时间(恒量工作速度的参数),平均传输延迟:tpd=(tpHL+tpLH)/2,.,31,2.2.6电源的动态尖峰电流,VI由高低，（VO由低高）时：,.,32,T3:1)发射结实现电平转移，使T5饱和时，T4可靠截止。2)与T4形成合管,使射级输出器的输出电阻进一步下降，提高带载能力无回路：VI从0开始变大,则Vb20.7v,T2通,T5击通。T3,T4通,则VO随之线性变小,BC段有回路：VI从0开始变大,则Vb2=0.7v，T2无导通回路。VI变大,V0仍高。当VI=1.4v时,T2,T5，T6同时导通,则V0很快下降至低电平。则：有源泄放回路改善了传输特性（静态特性），使低电平噪声容限变大。,2.2.7TTL门改进,.,33,2.2.8与非门,T1为多发射结三极管,多输入间形成了“与”逻辑关系。,.,34,2.3.1抗饱和TTL门电路(T3000系列),2.3TTL门电路的其他类型,2.3.2集电极开路门(OC门),2.3.3三态输出门(TSL门),.,35,.,36,OC1门输出管(T5)通负载电流全部流入OC1门输出管(T5)其余门输出管(T5)止RC足够大,1.工作原理分析:,1)设OC1门输入全为高电平时，其余门的输入中均有低电平：,OC1输出管饱和,则Z输出低电平。,所有OC门的输入均为高电平,则各OC门输出管均导通,Z为低电平。,2)各OC门的输入中均有低电平,则各门输出管均截止,Z为高电平。,.,37,.,38,.,39,E=1,则G1工作,DO输出,E=0,则G2工作,D1输出,2)数据双向传输总线,.,40,2.4MOS门电路,2.4.1增强型MOS场效应管的开关特性,2.4.2反相器,2.4.3传输门与模拟开关,.,41,.,42,.,43,总结：静态时，无论为高或为低，和总有一个是截止的，而且截止内阻极高，流过和的静态电流极小所以，反相器静态功耗极小这是电路最突出的一大优点,.,44,二反相器电压传输特性和电流传输特性电压传输特性：,VO,VGS(th)P,0.5VDD,VI,VGS(th)NVDD,0.5VDD,设：（1）VDDVGS(th)N+VGS(th)P（2）VGS(th)N=VGS(th)P（3）T1、T2具有同样的导通内阻RON和截止内阻Roff,.,45,.,46,2.4.3传输门与模拟开关一.传输门:电路组成:电路符号:,+VDD,VaVb(S)(D),TP(G),E,C,TN(G),C,VaTGVb,CC,C,.,47,分析:设VTN=3V,VTP=-3V,结论:VC=0(VE=1)时,传输门断开;VC=1(VE=0)时,传输门接通.传输门可传递模拟,数字两种信号,可以双向传输.,二.模拟开关:电路组成:电路符号:,CCVI/VOTGVO/VI,VI/VOVO/VI,SW,C,当C=0时,开关断开;当C=1时,开关闭和。,1,.,48,第二章结束谢谢!,请进入第三章的学习组合逻辑电路,.,49,第三章组合逻辑电路,3.1概述,3.2组合逻辑电路的分析及常用电路,3.3组合逻辑电路的设计,3.4组合逻辑电路中的竞争与冒险,.,50,3.1概述,组合逻辑电路的特点：任意时刻的输出状态仅取决于当时输入信号的状态，而与信号作用前所处状态无关无记忆功能。特点：电路中无反馈环节，无存贮元件。,.,51,3.2组合逻辑电路的分析及常用电路,3.2.1组合逻辑电路的分析方法,3.2.2常见组合电路的分析,.,52,3.2.1组合逻辑电路的分析方法,例1：分析左图的逻辑功能,.,53,列真值表：,该逻辑图仅使用了一种类型的“门”，设计合理、最简。,0,1,1,1,1,0,1,1,1,1,0,1,1,0,0,1,1,1,1,0,1,0,1,0,1,1,0,0,0,0,0,0,L,C,B,A,.,54,解：1.写表达式,例2：分析下图的逻辑关系,(2)对输入无约束;(3)下降沿翻转;(4)抗干扰能力差(存在一次变化问题).,例:CPJKQQ,要求:CP=1期间,J,K信号不能发生变化,否则会引起误动作.改进:1.减少占空比,减少CP=1的时间;2.采用边沿触发器.,.,106,4.4.3边沿触发器一维持阻塞触发器：维持触发器电路结构：,（2）电平触发;（3）电压波形很陡;（4）电压传输特性有回差:（5）抗干扰能力强：噪声容限VNH=VT+-VILVNL=VIH-VT-,.,190,.,191,三.用555组成单稳态触发器:1.工作原理:,.,192,.,193,3.用施密特触发器组成单稳态触发器：,2.单稳态触发器的特点：（1）有稳态和暂稳态两个工作状态。（2）在外界触发脉冲作用下，能从稳态进入暂稳态，一段时间后又回到稳态。（3）暂稳态持续时间的长短取决于电路参数，与触发脉冲无关。,.,194,.,195,(3)延时,.,196,四用555组成多谐振荡器：,1.工作原理,1,.,197,.,198,2.充放电时间：,充电：,放电：,振荡周期：,占空比：,.,199,3.改进：占空比可调,.,200,多谐振荡器的特点：无需外加触发信号，电源接通后，就可以产生自激振荡。是无稳态电路。也称矩形脉冲发生器，因含丰富的谐波分量，又称多谐振荡器。,.,201,5.例题：例1：求下列两个多谐振荡器的振荡周期，并指出电路何时振荡。,.,202,例2：分析下面电路的工作原理，并计算门铃的振荡频率。,.,203,第六章结束谢谢!,请进入第七章的学习数模和模数,.,204,第七章数模和模数,7.1D/A转换器,7.2A/D转换器,.,205,7.1D/A转换器,一.权电阻网络D/A转换器,二.T型解码（电阻）网络D/A转换器,三.倒T型电阻网络D/A转换器,四.D/A转换器主要指标,.,206,7.1D/A转换器,一.权电阻网络D/A转换器:,.,207,I=I3+I2+I1+I0=,=(d323+d222+d121+d020),n位D/A:,I=(dn-12n-1+dn-22n-2+d121+d020),Uo：输出的模拟电压。Dn：输入的数字信号。Vo正比于Dn，实现D/A转换。当Dn=00时，Vo=0;当Dn=11时，Vo=-（2n-1/2n）VREF优点：结构简单。缺点：阻值相当大，电阻阻值的误差、模拟（电子）开关的内阻及温度变化影响D/A转换精度。,四位D/A：,.,208,二.T型解码（电阻）网络D/A转换器:,.,209,.,210,缺点：1.工作速度慢.（动态过程中，T型电阻网络相当于使用了一根传输线，从VREF加到各级电阻上开始到运放的输入电压，稳定地建立起来为止，需要一定的传输时间。位数多，会影响D/A工作速度）2.各级信号到达运放输入端的时间有先有后，可能产生尖峰脉冲。,.,211,三.倒T型电阻网络D/A转换器:,UO=-iIR=-(1/24Id0+1/23Id1+1/22Id2+1/21Id3)R=-(d3.23+d222+d121+d020),.,212,.,213,当di=1时，开关Si将对应的电阻接到运放输入端当di=0时，开关Si将对应的电阻接到地输入端,各支路电流直接流入了运放的输入端，它们之间不存在传输时间差，提高了转换速度，减小了动态过程中可能出现的尖峰脉冲。速度较快，使用广泛。,无论di为0获1，流过每个支路电阻的电流始终不变。,.,214,四.D/A转换器主要指标:1.分辨率：表示D/A转换器理论上可以达到的精度。VLSB:输入数字量只有最低有效位为1时的输出电压。VM:输入数字量所有有效位均为1时的输出电压。,如：10位DAC的分辨率为1/（210-1）=1/1023=0.01,若输入模拟电压满足量程为10v,则10位DAC能分辨的最小为10/1023=0.009775V(这里的10位指得是10位二进制数）。,分辨率=VLSB/VM=()/()(2n-1+2n-2+21+20)=,又如:12位BCD码DAC,由于12位BCD码对应3位十进制数,最大值为999(0-999),则分辨率为(1/999)*100%=0.1%。,.,215,2.绝对精度:对应于满刻度的数字量,DAC的实际输出与理论输出值之差(一般不超过).,如:n=8(00000000-11111111)从0-255共256个数。,对应于满刻度的数字量,理论输出为-VR（)。转换电路的实际值不应超过-VR()。,.,216,.,217,7.2A/D转换器,一.采样保持电路,二.量化和编码,三.A/D转换器,四.ADC主要指标,.,218,TC:开关闭和,C充电；TH：开关断开，UO保持；TS=TC+TH，采样周期。采样定理：设采样信号US，频率为fs，模拟信号为UI，频率为fo。则Fs2fIMAX即TS1/2fIMAX=TI/2。,.,219,二.量化和编码:1.量化,采样保持后得到的是一系列阶梯高度连续可变的电压若用数字量表示,需将其化为某个规定的最小数量单位的整数倍量化。,所取的最小数量单位量化单位。划分量化电平的两种方法:(如将0-1V电压转换为三位二进制码)。,.,220,只舍不入:,最大量化误差为V。,.,221,2.编码:对量化后的数值赋值,即用一个代码去表示量化后的值。,.,222,1.直接ADC,并联比较型ADC,三.A/D转换器:,.,223,比较器的电压基准由电阻分压器提供。量化误差：|max=S/2=1/15VR（有舍有入）,3,VIA,量化信号单位,C7C6C5C4C3C2C1,A2A1A0,0-VR,1,15,VR-VR,VR-VR,5,15,VR-VR,7,15,VR-VR,9,15,9,15,VR-VR,11,15,11,15,VR-VR,31,15,13,15,VR-VR,0,VR,VR,VR,VR,10,15,VR,VR,12,15,VR,0000000000