第五章--锁存器和触发器

第五章锁存器和触发器,双稳态存储单元电路锁存器触发器的电路结构和工作原理触发器的逻辑功能,逻辑电路,组合逻辑电路,时序逻辑电路,现时的输出仅取决于现时的输入,除与现时输入有关外还与原状态有关,锁存器触发器,输出有两种可能的状态：0(0态）、1（1态）,输出状态不只与现时的输入有关，还与原来的输出状态有关-是最简单的时序逻辑电路,具有有记忆功能，能存储1位二进制数,电路中存在反馈,Flip-Flop,锁存器和触发器,Latch,共同点：,不同点：,锁存器-对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。,触发器-对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。,锁存器和触发器,5.1双稳态存储单元电路,5.1.1双稳态的概念,反馈,5.1.2双稳态存储单元电路,Q端的状态定义为电路输出状态。,电路有两个互补的输出端,电路具有记忆1位二进制数据的功能,52锁存器,521SR锁存器,两个或非门或两个与非门交叉耦合构成,反馈,1.用或非门构成的基本SR锁存器,电路结构图,逻辑符号,Reset复位端或置端,Set置位端或置端,Q=1,=0时，称触发器处于1态,Q=0，=1时，称触发器处于0态,电路结构和工作原理,电路结构图,1,0,1,0,0,0,0,现态,次态,电路结构图,1,0,0,0,1,0,1,电路结构图,0,1,0,1,1,0,1,电路结构图,1,1,0,0,1,0,1,电路结构图,0,0,1,1,0,0,1,电路结构图,1,0,1,0,0,1,0,电路结构图,0,1,1,1,0,0,0,电路结构图,1,1,1,0,约束条件:SDRD0，亦即不允许输入SDRD1。,功能表,0*,0,0,0,0,-?,-?,EWB仿真,功能表,功能简表,特性方程,状态转换图,A.圆圈表示触发器的稳定状态,B.圈内的数值0或1表示输出状态,D.连线旁的标注表示转换的条件,C.带箭头的连线表示状态的转换方向,状态转换图是以图形方式表示触发器状态转换规律的方法,由已知的触发器的现态Qn和次态Qn+1的取值来确定输入信号的取值关系,激励表（或称驱动表）,状态转换图,功能表主要用于时序/组合逻辑电路功能分析激励表主要用于时序逻辑电路的设计,波形图,反映触发器输入信号变化和输出状态变化之间对应关系的图形称为波形图,2.用与非门构成的基本SR锁存器,电路组成和工作原理,不变,0,1,不定,约束条件:,状态转换图,激励表（或称驱动表）,波形图,R,S,Q,置1,置0,置1,置1,置1,保持,不允许,电路结构图,逻辑符号,功能表,3.集成基本SR锁存器,EN1时工作EN0时禁止,多输入端与逻辑,4.基本SR锁存器的应用举例,1）4位数码寄存器,1清零过程,2置数过程,2)运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。,5.逻辑门控SR锁存器,电路结构,简单SR锁存器,使能信号控制门电路,工作原理,0,1,Set,Reset,0*,0*,例：画出逻辑门控SR触发器的输出波形。,E,R,S,Q,使输出全为0,E撤去后状态不定,保持,01,1000,00,11,主要特点,空翻,（1）E1期间接收输入信号，E0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。,在E信号的有效电平期间,如果输入信号多次变化,则输出状态也将多次翻转.,逻辑门控SR锁存器,5.2.2D锁存器,1.逻辑门控D锁存器,国标逻辑符号,逻辑电路图,D,S=0R=1,D=0,Q=0,D=1,Q=1,=D,S=1R=0,D锁存器的功能表,逻辑功能,2.传输门控D锁存器,(c)E=0时,(b)E=1时,(a)电路结构,TG2导通，TG1断开,TG1导通，TG2断开,Q=D,Q不变,(c)工作波形,3.D锁存器的动态特性,定时图:表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。,建立时间:D对E的最小提前量,保持时间:E后D应保持的最小时间,脉冲宽度:为保证D正确传送到输出,E的高电平需持续的最小宽度,74HC/HCT373八D锁存器,4.典型集成电路,74HC/HCT373的功能表,高阻,H,高阻,H,锁存和禁止输出,H,H,H*,L,L,L,L,L*,L,L,锁存和读锁存器,H,H,H,H,L,L,L,L,H,L,使能和读锁存器（传送模式）,Qn,Dn,LE,输出,内部锁存器状态,输入,工作模式,L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。,输出使能,锁存使能,5.3触发器的电路结构和工作原理,1.锁存器与触发器,锁存器在E的高(低)电平期间对信号敏感,触发器在CP的上升沿(下降沿)对信号敏感,在VerilogHDL中对锁存器与触发器的描述语句是不同的,5.3触发器的电路结构和工作原理,主锁存器与从锁存器结构相同,1.电路结构,5.3.1主从触发器,TG1和TG4的工作状态相同,TG2和TG3的工作状态相同,主锁存器,从锁存器,2.由传输门组成的CMOS边沿D触发器,工作原理：,TG1导通，TG2断开输入信号D送入主锁存器。,TG3断开，TG4导通从锁存器维持在原来的状态不变。,(1)CP=0时:,=1，C=0，,Q跟随D端的状态变化，使Q=D。,工作原理：,(2)CP由0跳变到1:,=0，C=1，,TG3导通，TG4断开从锁存器Q的信号送Q端。,特性方程:Qn+1=D,CP后,CP前,。,2.典型集成电路,74HC/HCT74中D触发器的逻辑图,74HC/HCT74的功能表,国标逻辑符号,74HC/HCT74的逻辑符号和功能表,具有直接置1、直接置0，正边沿触发的D功能触发器,置位,复位,禁止,5.3.2维持阻塞触发器,1.电路结构与工作原理,C,根据确定触发器的状态,4,CP=0,0,G1,1,&,C,P,Q,1,&,G2,G3,3,&,&,&,G5,Q,2,Q,3,S,R,Q,4,D,G6,Q,Q,&,2、工作原理,Qn+1=Qn,D信号进入触发器,为状态刷新作好准备,G6,4,当CP由0跳变为1,D,G1,1,&,C,P,&,G2,3,&,&,&,G5,S,R,G4,D,G6,Q,Q,&,0,D,在CP脉冲的上升沿，触法器按此前的D信号刷新,G3,D,4,当CP=1,在CP脉冲的上升沿到来瞬间使触发器的状态变化,D信号不影响、的状态，Q的状态不变,G1,1,&,C,P,Q,1,&,G2,3,&,&,&,G5,Q,2,Q,3,S,R,Q,4,D,G6,Q,Q,&,1,0,1,置1维持线,置0阻塞线,1,1,0,0,G3,G4,置1阻塞、置0维持线,2.典型集成电路-74LS74,5.3.4触发器的动态特性,动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。,建立时间,保持时间,脉冲宽度,传输延时时间,传输延时时间,保持时间tH：保证D状态可靠地传送到Q,建立时间tSU：保证与D相关的电路建立起稳定的状态，使触发器状态得到正确的转换。,最高触发频率fcmax：触发器内部都要完成一系列动作，需要一定的时间延迟，所以对于CP最高工作频率有一个限制。,触发脉冲宽度tW：保证内部各门正确翻转。,传输延迟时间tPLH和tPHL：时钟脉冲CP上升沿至输出端新状态稳定建立起来的时间,5.4.1D触发器,5.4触发器的逻辑功能,5.4.2JK触发器,5.4.3SR触发器,5.4.4D触发器功能的转换,5.4.2T触发器,5.4触发器的逻辑功能,不同逻辑功能的触发器国际逻辑符号,D触发器,JK触发器,T触发器,RS触发器,5.4.1D触发器,1.特性表,2.特性方程,Qn+1=D,3.状态图,3.状态转换图,2.特性方程,5.4.2JK触发器,5.4.3T触发器,特性方程,状态转换图,逻辑符号,4.T触发器,国际逻辑符号,特性方程,时钟脉冲每作用一次，触发器翻转一次。,5.4.4SR触发器,1.特性表,2.特性方程,3.状态图,5.3.4D触发器功能的转换,D触发器构成JK触发器,2.D触发器构成T触发器,Qn+1=D,3.D触发器构成T触发器,Qn+1=D,二分频,锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。触发器按逻辑功能分类有D触发器、JK触发器、T（T）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。,小结,1.时钟CP及输入信号D的波形如图所示,试画出各触发器输出端Q的波形,设各输出端Q的初始状态=0.,练习,课堂练习(续),课堂练习(续),2时钟CP波形如图所示,试画出各触发器输出端Q的波形,设Q的初始状态=0.,例3：时钟CP波形如图所示,试画出各触发器Q端的波形,设各输出端Q的初始状态Qn=0。,总结,1.在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。,2.边沿触发抗干扰能力强，且不存在空翻，应用较广泛。,作业:5.2.3,5.2.6,5.4.1,5.4.5,5.4.7,5.4.10,实训3由触发器构成的改进型抢答器,1实训目的（1）初步了解触发器的基本功能及特点。（2）熟悉具有接收、保持、输出功能电路的基本分析方法。（3）掌握触发器应用电路的分析方法。（4）建立时序逻辑电路的基本概念。2实训设备与器件实训设备：数字电路测试仪1台，直流稳压电源1台，万用表1只，逻辑笔1支。实训器件：74LS00一片，双-四输入与非门74LS20两片，按键式开关4个，指示灯（发光二极管）3只510电阻3个，1k电阻4个,导线若干。,3实训电路实训电路如图3.1所示。与图2.1比较，改进型抢答器电路减少了一个输入端，而在每一个输入端增加了两个与非门（图3.1中的门4门），该电路作为抢答信号的接收、保持和输出的基本电路。S为手动清零控制开关，S1S3为抢答按钮开关。该电路具有如下功能：,（1）开关S作为总清零及允许抢答控制开关（可由主持人控制）。当开关S被按下时抢答电路清零，松开后则允许抢答。由抢答按钮开关S1S3实现抢答信号的输入。（2）若有抢答信号输入开关S1S3中的任何一个开关被按下）时，与之对应的指示灯被点亮。此时再按其他任何一个抢答开关均无效，指示灯仍“保持”第一个开关按下时所对应的状态不变。电路中，6个二输入与非门采用两个74LS00,3个三输入与非门采用74LS20。,图3.1实训3电路,4实训步骤与要求1）检测与查阅器件手册用数字电路测试仪检测所用的集成电路通过查阅集成电路手册，标出图3.1中各集成电路输入、输出端的引脚编号。2）连接电路按图3.1连接电路先在实训电路板上插接好IC器件在插接器件时要注意IC芯片的豁口方向（都朝左侧），口方西向（都朝左侧），同时要保证IC管脚与插座接触良好，管脚不能弯曲或折断。指示灯的正、负极不能接反。在通电前先用万用表检查各IC的电源接线是否正确。,3）电路调试首先按抢答器功能进行操作，若电路满足要求，说明电路没有故障。若某些功能不能实现，就要设法查找并排除故障。排除故障可按信息流程的正向（由输入到输出）查找，也可按信息流程逆向（由输出到输入）查找。例如，当有抢答信号输入时，观察对应指示灯是否点亮若不亮，可用万用表（或逻辑笔）分别测量相关与非门输入、输出端电平状态是否正确，由此检查线路的连接及芯片的好坏。,若抢答开关按下时指示灯亮，松开时又灭掉，说明电路不能保持，此时应检查与非门相互连接是否正确，直至排除全部故障为止。4）电路功能试验（1）按下总清零开关S后，所有指示灯灭。(2)按下S1S3中的任何一个开关（如S1），与之对应的指示灯(VD1)应被点亮，此时再按其他开关均无效。,（3）按总清零开关S，所有指示灯应全部熄灭。（4）重复（2）和（3）步骤，依次检查各指示灯是否被点亮。(5)电路分析分析图3.1实训电路，完成表3.1各项内容，表中1表示高电平、开关闭合或指示灯亮；0表示低电平、开关断开或指示灯灭。如果不能正确分析，可以通过试验检测来完成。,表3.1功能表,5实训总结与分析（1）在第2章的实训（实训2）中，由于电路本身没有保持功能，所以抢答开关必须用手按住不动，指示灯才会被点亮，若手松开指示灯就熄灭。这种操作方式十分不便。在本实训中，通过在输入端接入两个首尾交叉连接的双输入与非门，解决了这一问题。实验证明，该电路能将输入抢答信号状态“保持”在其输出端不变。比如抢答开关S1按下时，与其连接的与非门5的输出端Q1变为高电平，使与非门1输出低电平，指示灯VD1点亮；当开关S1松开后，与非门5的输出状态仍保持高电平不变，指示灯VD1仍保持点亮状态。,（2）在图3.1中，与非门4、5连接构成的电路既有接收功能同时又具有保持功能。在电路中可将与非门4、5连接构成的电路看成一个专门电路虚框内电路），该电路能接收输入信号并按某种逻辑关系改变输出端状态。在一定条件下，该状态不会发生改变，即“保持”不变（3）这类具有接收、保持记忆和输出功能的电