第二章微处理器与系统结构ppt课件VIP

第二章微机处理与系统结构,李学生(博士，讲师)Email:allanlxs,本章内容,微处理器的性能指标,1,Intel8086/8088的基本结构,2,Intel8086的系统组成,3,Intel8086的总线操作与时序,4,高档微处理器的结构特点,5,1微处理器的性能指标(P34),字长一次能操作的最大二进制位数决定了CPU表示数据的精度提高了CPU的相对运行速度8/16/32/6480888bit808616bit8038632bitPentium32bitCore-64bit,1微处理器的性能指标(P34),指令数（指令集、指令系统）确定了CPU能执行的功能。8086基本指令133条,扩展指令上千条CISC,ComplexInstructionSetComputer,指令集合丰富，一两条即可完成复杂操作。300-500条，MCS-51,x86,TiDSPRISC,ReducedInstructionSetComputer,指令种类少，执行速度快，格式规范，寻址简单（几乎全是寄存器寻址），简化了处理器结构；对于复杂程序，代码可能会很大。PIC,PowerPC,ARM等差异越来越小，现代CPU加入CISC外围，内部则加入RISC特性,1微处理器的性能指标(P34),运算速度计算机完成操作的时间指标。主频=外频*倍频用指令执行时间测量（单位s）用每秒执行指令数测量（单位MIPS）提高速度的方法:提高CPU主频减少指令执行所需时钟周期数增加数据线条数取指令和执行指令时间重叠8086-2.5MIPSat5MHz,1978Intel386DX-8.5MIPSat25MHz,1988IntelPentiumIII-1354MIPSat500MHz,1999IntelCorei7Extreme965EE-76,383MIPSat3.2GHz,2008,1微处理器的性能指标(P34),访存空间CPU能访问的内存储器单元容量，与地址总线宽度有关。Z80CPUAB=16访存空间=216=64K8086CPUAB=20访存空间=220=1M80286CPUAB=24访存空间=224=16M80386CPUAB=32访存空间=232=4G,1微处理器的性能指标(P34),虚拟存储空间用硬件和软件的综合技术来扩大用户可用存储空间主存储器是基础高速缓存很重要外存储器是根本,1微处理器的性能指标(P34),多处理器系统,微处理器协处理器。,微处理器完成系统的主要功能协处理器完成系统的特殊功能,微处理器芯片8086浮点协处理协处理器芯片8087控制总线协处理器芯片8288,1微处理器的性能指标(P34),指令作业方式,取指令与执行指令的时间分配。,取指令与执行指令分时进行取指令与执行指令同时进行,传统8位CPU工作方式,80X86CPU工作方式,1微处理器的性能指标(P34),制造工艺工艺的改进带来更高的芯片集成度。内部线宽4004-10um,8086-3um,80286-1.5um,80386-2um,80486-0.8um,PII-0.35um,PIII-0.18um,PIV-90nm,Core-65nm,Core2-45nm,Corei5-32nm功耗、电压、温度系数、接口等BloomfieldCoreI7-920130WLynnfieldCoreI7-86095WCore2E840065W内核电压5V,3.3V,1.8V,动态1.3IO电压5V,3.3V,1.8Vetc,1微处理器的性能指标(P34),本章内容,微处理器的性能指标,1,Intel8086/8088的基本结构,2,Intel8086的系统组成,3,Intel8086的总线操作与时序,4,高档微处理器的结构特点,5,2Intel8086/8088的基本结构,Intel78年推出（79年推出8088）4万多个晶体管(8088为2.9万个晶体管)时钟频率4.77MHZ数据线16位（8088的数据线8位）地址线20位40脚DIP封装81年IBM推出PersonalComputer（个人计算机、微机）,Intel8086的功能结构,2.1,Intel8086的寄存器结构,2.2,Intel8086的总线结构,2.3,2Intel8086/8088的基本结构,2.1Intel8086/8088的功能结构,CPU划分为多个功能模块的目的:各功能模块互相独立，可并行工作以提高效率，高档微机中CPU划分的功能模块更多，以实现流水线技术；,8086CPU从功能上划分成两个模块：即执行部件EU（ExecutionUnit）和总线接口部件BIU（BusInterfaceUnit）,8086/8088CPU功能结构图,EU控制器,标志寄存器,8位队列总线,总线控制逻辑,内部总线16位,20位地址总线,16位数据总线,执行部件EU,总线接口部件BIU,2.1Intel8086/8088的功能结构,执行部件EU负责指令的执行。1)EU控制器接收从BIU指令队列中来的指令，对指令进行译码、分析，形成各种控制信号，实现EU各个部件完成规定动作的控制。,2.1Intel8086/8088的功能结构,2)运算器,算术逻辑单元ALU,暂存寄存器,通用寄存器组(8个16位),16位状态控制寄存器FR,2.1Intel8086/8088的功能结构,3)EU的工作过程（1）从BIU的指令队列中取指令字节；（2）EU控制电路进行指令译码、分析；（3）如需要，送操作数的偏移地址至BIU；（4）将BIU取来的操作数送ALU进行运算；（5）存运算结果到通用寄存器或送至BIU；（6）更新标志寄存器；,2.1Intel8086/8088的功能结构,总线接口部件BIU负责CPU与外界的信息交换.,总线控制逻辑,分时传递地址信息或数据信息,地址生成,16位指令指针寄存器IP,20位地址产生器,4个16位段寄存器,指令队列缓冲器,FIFO用于暂存指令取指令和执行指令可重叠操作,2.1Intel8086/8088的功能结构,BIU的工作过程（1）指令队列出现空隙时从存储器中取两个指令字节；（2）如需要，形成操作数的实际物理地址（3）从外部取操作数送到EU执行相应操作（4）如需要，写运算结果到指定的内存单元或I/O端口中；,2.1Intel8086/8088的功能结构,1)总线控制逻辑,处理器与外界总线联系的转接电路包括三组总线：20位地址总线，16/8位双向数据总线，一组控制总线,2.1Intel8086/8088的功能结构,2)指令队列缓冲器,8088为4字节、8086为6字节。为先进先出结构指令队列中只要有一条指令，EU就开始执行指令队列只要未满，BIU自动执行取指操作，直到填满为止若EU要对存储器单元、IO端口存取数据，BIU在执行完现行取指操作周期后进行当执行转移指令时，EU要求BIU从新的地址中重新取指。队列中原有指令被清除。新取得的第一条指令直接送EU执行，随后取得的指令填入队列,2.1Intel8086/8088的功能结构,指令队列缓冲器的特点经总线从代码段取指令，送EU译码,取指总线忙执指总线闲,取指、执指重叠取指、执指总线忙,Z80CPU的取指、执指（没有指令队列）8086CPU的取指、执指（有指令队列）,2.1Intel8086/8088的功能结构,指令队列缓冲器的优点,在一条指令的执行过程中可以取出下一条（或多条）指令指令在指令队列中排队在一条指令执行完成后，就可以立即执行下一条指令减少CPU为取指令而等待的时间提高CPU的利用率和整个运行速度,2.1Intel8086/8088的功能结构,指示要执行的下一条指令的偏移地址。IP在程序调用、中断返回时有用。,3)指令指针IP(Instructionpointer),程序运行中自动加1，指向下一条要执行指令的偏移地址,当程序执行到跳转、调用、中断等指令时，IP中的值将根据条件变化,通常不能被直接访问，也不能直接赋值，指令中不会出现对IP的操作,2.1Intel8086/8088的功能结构,1MB寻址空间分为若干段代码段寄存器CS（CodeSegment）数据段寄存器DS（DataSegment）堆栈段寄存器SS（StackSegment）附加段寄存器ES（ExtraSegment）段寄存器保存各类数据、程序所在段的基地址。地址产生器将由段寄存器保存的段地址左移四位和由IP或EU部件提供的16位偏移地址相加，形成20位的实际物理地址。,4)4个16位的段地址寄存器与地址产生器,2.1Intel8086/8088的功能结构,20位地址产生器,CS左移4位,2.1Intel8086/8088的功能结构,20位地址产生器,例:段地址为2F86H，偏移地址为2A3BH问:该存储器单元的实际地址PA为多少,PA=段地址4+偏移地址=2F86H4+2A36H=2F860H+2A36H=32296H,注：存储单元的物理地址值唯一，而逻辑地址可变。,2.1Intel8086/8088的功能结构,8086中，BIU负责取指、读操作数和写结果，而EU负责执行指令；这两个模块可以并行工作以提高CPU的工作效率(P38)；8086中，BIU和EU之间的通信是通过16位的ALU总线和8位指令队列总线来完成的；,8086CPU中BIU和EU模块的联系,Intel8086的功能结构,2.1,Intel8086的寄存器结构,2.2,Intel8086的总线结构,2.3,2Intel8086/8088的基本结构,2.2Intel8086/8088的寄存器结构,数据寄存器,地址指针及变址寄存器,控制寄存器组,段寄存器组,AXAHAL累加器BXBHBL基址寄存器CXCHCL计数寄存器DXDHDL数据寄存器,通用寄存器组,SP堆栈指针BP基址指针SI源变址指针DI目的变址指针,IP指令指针FLAG标志寄存器,CS代码段寄存器DS数据段寄存器SS堆栈段寄存器ES附加段寄存器,15870,2.2Intel8086/8088的寄存器结构,AX,BX,CX,DX,1)8086的通用寄存器,目的变址指针(DestinationIndex),DI,源变址指针(SourceIndex),SI,基址指针(BasePointer),BP,堆栈指针(StackPointer),SP,数据寄存器(Data),计数寄存器(Count),基址寄存器(Base),累加器(Accumulator),2.2Intel8086/8088的寄存器结构,通用寄存器使用特点,一般情况下，通用寄存器可以用于任何指令的任意操作，并且可以相互替换。,16位的通用数据寄存器可分解为2个8位的使用，它是同一个物理介质。如果它存储了一个16位的数据，且不能同时存储另外的2个8位数据。,通用地址寄存器不能分解为8位使用。,有些操作规定只能使用某个特定的寄存器，即寄存器的特殊用法。P41表2-1,2.2Intel8086/8088的寄存器结构,2.2Intel8086/8088的寄存器结构,2)8086的段寄存器CS、DS、SS、ES,仅有16位使用用于存放存储器段首地址指令中CS不能赋值常用功能,CS存放代码段段首地址，与IP配合SS存放堆栈段段首地址，与SP配合DS存放数据段段首地址，与SI配合ES存放附加段段首地址，与DI配合,2.2Intel8086/8088的寄存器结构,段寄存器与通用寄存器的组合使用特点,CS:IP构成代码段指令存放地址SS:SP构成堆栈段栈顶地址SS:BP构成堆栈段基数地址DS:SI构成源数据串地址ES:DI构成目的数据串地址DS:BX构成数据段基数地址,2.2Intel8086/8088的寄存器结构,3)指令指针寄存器IP,仅有16位使用,用于存放代码段内的偏移地址,与CS寄存器构成指令的20位实际地址,指令中IP不能赋值,2.2Intel8086/8088的寄存器结构,4)状态标志寄存器FR,是唯一一个可以进行位操作的寄存器；只使用了其中的9位：6个状态位CF、OF、ZF、SF、AF、PF3个控制位TF、DF、IF,2.2Intel8086/8088的寄存器结构,状态标志,执行某些指令后，结果的状态（非结果本身）标志存入FR，根据状态控制后续指令的执行。,CF无符号数运算进位/借位标志（CarryFlag）进/借位置1OF有符号数运算溢出标志（OverflowFlag）溢出置1AF辅助进位/借位标志（AuxiliaryCarryFlag）进/借置1ZF运算结果为0时的标志（ZeroFlag）,结果为零置1SF运算结果为负数时的标志（SignFlag），结果为负置1PF运算结果数据中奇儡检测标志（ParityFlag）偶数个1置1,2.2Intel8086/8088的寄存器结构,状态标志,有些运算操作将影响全部状态标志，如加法、减法运算有些操作影响部分状态标志，如移位操作有些指令的操作不影响任何状态标志，如数据传送指令,2.2Intel8086/8088的寄存器结构,控制标志,由指令直接赋值，控制标志决定后续指令的执行情况。,TF跟踪（陷阱）标志位（TrapFlag）DF方向控制标志位（DirectionFlag）IF中断允许/禁止标志位（InteruptFlag）,使CPU处于单步执行指令方式，便于程序调试,0正常1单步,用于串操作指令，控制串地址指针自动增减的方向,0增1减,外部可屏蔽中断是否响应的控制标志，0屏蔽1允许,Debug调试程序中标志寄存器状态的符号表示,2.2Intel8086/8088的寄存器结构,2.2Intel8086/8088的寄存器结构,例1：判断下列两数相加后标志寄存器中各相关位的值。,运算结果最高位为1SF=1；,第三位向第四位有进位AF=1；,最高位没有进位CF=0；,低8位中1的个数为偶数个PF=1；,运算结果本身0ZF=0；,“溢出”的含义：正正相加得负，负负相加得正,次高位向最高位有进位，最高位向前没有进位，OF=10=1,2.2Intel8086/8088的寄存器结构,例2：判断下列两数相减后标志寄存器中各相关位的值。,运算结果最高位为0SF=0；,第三位向第四位没有借位AF=0；,最高位没有借位CF=0；,低8位中1的个数为奇数个PF=0；,运算结果本身0ZF=0；,次高位向最高位没有借位，最高位向前没有借位，OF=00=0,Intel8086的功能结构,2.1,Intel8086的寄存器结构,2.2,Intel8086的总线结构,2.3,2Intel8086/8088的基本结构,2.3Intel8086/8088的总线结构,2.3.18086CPU的引脚特性,引脚图DIP40封装,*最小工作模式,2.3Intel8086/8088的总线结构,2.3.18086CPU的引脚特性,数据/地址、状态/地址复用线的特点,减少了8086CPU的引脚线需解决数据/地址线的分离,功能各异：不同控制线具有不同的作用方向确定：仅为单向输入或输出电平触发：不同控制线有不同的电平触发方式,VCC+5VGND地,控制线的特点,电源线,2.3Intel8086/8088的总线结构,地址数据复用线(双向、三态)AD0AD15,作为地址线时：表示A0A15输出,作为数据线时：表示D0D15双向,当8086工作于DMA时：浮空状态高阻,2.3Intel8086/8088的总线结构,地址状态复用线(输出、三态)A16/S3A19/S6,作为地址线时：表示A16A19输出,作为状态指示时：（输出）S3、S4指示当前使用的段寄存器S5指示IFS6始终保持低电平,当8086工作于DMA时：浮空状态高阻,2.3Intel8086/8088的总线结构,3)控制线(最小工作模式),/BHE存储器R/W传数方式选择/RD存储器读数据有效控制线/WR存储器写数据有效控制线,输出、低有效，存储体奇库选择控制与地址线A0构成8位，16位数据传送选择,输出、低有效，存储器单元数据读控制,输出、低有效，存储器单元数据写控制,注：/RD、/WR不能同时为低,2.3Intel8086/8088的总线结构,3)控制线(最小工作模式),READYCPU、MEM间R/W等待控制线ALE地址/数据复用线分离控制线RESET8086CPU复位有效控制线,输入，高时不插入等待时序；低时需插入等待时序,输入，高时系统复位；低时系统工作,复位后状态见P452-2,输出，高时保持地址信息；下降沿锁存地址信息ALE用于控制锁存器的触发端,2.3Intel8086/8088的总线结构,8086CPU复位后各寄存器初值,2.3Intel8086/8088的总线结构,3)控制线(最小工作模式),M/IO存储器、I/O操作选择MN/MX8086CPU工作模式选择CLK时钟脉冲输入线,输出，高时存储器工作有效；低时I/O有效工作,输入，低时CPU最大工作模式；高时CPU最小工作模式,2.3Intel8086/8088的总线结构,3)控制线(最小工作模式),/DEN数据传送有效控制线DT/R数据传送方向控制线,输出，低时数据传送有效；高时数据传送无效,输出，高时数据输出有效；低时数据输入有效,注：/DEN用于控制缓冲器的片选端,注：DT/R用于控制缓冲器的方向端,2.3Intel8086/8088的总线结构,3)控制线(最小工作模式),NMI非屏蔽中断请求控制INTR可屏蔽中断请求控制/INTA可屏蔽中断响应控制,输入，上升沿触发有效,输入，高电平触发有效,输出，低时有中断响应；高时无中断响应,注：NMI、INTR中断的功能第七章讲解,2.3Intel8086/8088的总线结构,3)控制线(最小工作模式),HOLDDMA请求控制线HLDADMA响应控制线,输入，高时DMAC向CPU发出DMA请求,输出，高时CPU向DMAC发出DMA响应,注：DMA的概念在第六章介绍,2.3Intel8086/8088的总线结构,关于最大工作模式下的控制线,RQ/GT0，RQ/GT1：CPU以外的两个处理器请求使用总线和请求应答，GT0比GT1优先级高LOCK：总线封锁信号S2-S0：总线周期状态信号QS0，QS1：指令队列状态信号,00空操作，01从队列中取走第1个字节，10队列为空，11从队列中取走后续字节,2.3Intel8086/8088的总线结构,控制线总结,三要素,使用,控制功能、信号方向、控制电平,某些控制信号由硬件电路产生例如：RESET、READY等,某些控制信号由指令功能确定例如：/RD、/WR等,2.3Intel8086/8088的总线结构,2.3.28086总线特性,地址总线与数据总线的复用特性,(1)时间分隔技术(2)地址锁存技术,控制总线的分类特性,(1)最小工作模式：所有控制信息由8086本身产生(2)最大工作模式：8086与8288连接，控制信息由8288提供,2.3Intel8086/8088的总线结构,2.3.38086与8088比较,指令队列的比较数据线比较地址线比较34和28引脚P47,8088的指令队列为4字节移位寄存器，一周期取1字节8086的指令队列为6字节移位寄存器,一周期取2字节,8088外部数据线为8条，应称8088CPU为8位机8086外部数据线为16条，故称8086CPU为16位机,8088和8086的地址线均为20条,8088CPU/SS,/M/IO8086CPU/BHE,M/IO,2.3Intel8086/8088的总线结构,本章内容,微处理器的性能指标,1,Intel8086/8088的基本结构,2,Intel8086的系统组成,3,Intel8086的总线操作与时序,4,高档微处理器的结构特点,5,Intel8086的控制核心单元,3.1,Intel8086的存储器组织,3.2,Intel8086的IO端口组织,3.3,3Intel8086系统的组成,3.1Intel8086控制核心单元,条件特点应用,最小工作模式：控制线MN/MX=H最大工作模式：控制线MN/MX=L,最小工作模式：控制线由CPU自身产生最大工作模式：控制线由协处理器如8288产生,最小工作模式：硬件简单，用于专用机最大工作模式：硬件复杂，用于系统机,注：要求掌握最小工作模式、了解最大工作模式,3.1.18086CPU的最小/最大工作模式,3.1Intel8086控制核心单元,3.1.2常用逻辑器件,一、缓冲器：由三态门构成增加总线驱动能力用于数据总线双向传输具备隔离控制功能,常用芯片：Intel8286输入输出同相Intel8287输入输出反相74LS245与8286相同,双向数据收发器8286内部结构,功能表,3.1Intel8086控制核心单元,二、锁存器：由D触发器构成用于锁存地址/数据复用线上的地址信息,常用芯片：Intel8282输入输出同相Intel8283输入输出反相74HC573/373/374,3.1.2常用逻辑器件,地址锁存器8282内部结构,3.1.38086最小工作模式下控制核心单元的组成,5V,读写控制,读写控制,读写控制,3.1Intel8086控制核心单元,3.1.48086最大工作模式下控制核心单元的组成,8288总线控制器,多CPU8086/8088系统由总线控制器8288产生总线控制信号,基本功能根据S2、S1、S0信号译出对应的状态命令产生地址锁存信号和双向数据驱动器控制信号使总线控制信号浮空，以允许其他总线控制单元控制总线产生简单或级联中断逻辑所需的控制信号,3.1Intel8086控制核心单元,8288总线控制器内部结构,8086最大工作模式下控制核心单元的组成,读写控制,读写控制,读写控制,8086最大工作模式下总线状态,S0S1S2总线周期状态信号（输出、三态），经过8288总线控制器译码产生对存储器、I/O端口访问所需的控制信号,8288输出命令,CPU状态,中断响应,读I/O端口,写I/O端口,暂停,取指令,读存储器,写存储器,无源状态,INTA,IORC,IOWC,AIOWC,无,MRDC,MRDC,MWTC,AMWC,无,000,001,111,110,100,011,010,101,S,2,S,1,S,0,3.1.58086最小模式和最大模式的比较1）不同之处：最小模式下系统控制信号直接由8086CPU提供；最大模式下因系统复杂，芯片数量较多，为提高驱动能力和改善总线控制能力，大多数的系统控制信号由总线控制器8288提供；,最小模式下8086的31、30脚提供一组总线请求/响应信号（HOLD、HLDA），而最大模式下8086的31、30脚将提供两组总线请求/响应信号（RQ/GT0、RQ/GT1）。,3.1Intel8086控制核心单元,3.1.58086最小模式和最大模式的比较,3.1Intel8086控制核心单元,2）相同之处：8086的低位地址线与数据线复用，为保证地址信号维持足够的时间，需使用ALE信号将低位地址线锁存（通过锁存器8282），以形成真正的系统地址总线；8086的数据线通过数据收发器8286后形成系统数据总线，以增大驱动能力，数据收发器主要由DEN和DT/R两个信号控制。,Intel8086的控制核心单元,3.1,Intel8086的存储器组织,3.2,Intel8086的IO端口组织,3.3,3Intel8086系统的组成,3.2Intel8086系统的存储器组织,8086有20条地址线，寻址能力为1MB字节地址：能存储一个字节的存储单元的地址字地址：占用两个相邻字节单元的地址数值较小的单元地址（低字节地址）字符串地址：存放在最低地址单元的第一个字节地址字的存储：低字节在较低地址单元，高字节在较高的相邻地址单元指针的存储：偏移地址在低地址字单元，段地址在较高地址单元,内存单元既可以存放数据，也可以存放地址指针（包括偏移地址和段地址），此时地址也可以看成是数据,地址内容19H0CH1AH1FH1BH01H1CH23H1DH74H1EHABH1FH41H20H42H21H43H22H44H23H45H,3.2.1信息存放方式,3.2Intel8086系统的存储器组织,3.2.28086存储器奇偶库结构,（a）存储器地址空间分配,（b）存储体与总线的连接,3.2Intel8086系统的存储器组织,思考：如何提高8086数据操作效率?,3.2.3信息读写方式示意图,1Tbus,1Tbus,1Tbus,2Tbus,3.2.4存储器分段技术,8086有20根地址线，但其内部可以表示的地址最多只能是16位。为了能寻址1MB空间，8086对存储器进行逻辑分段，每个段最大为64KB，最小为16B（此时最多64K个段）。,3.2Intel8086系统的存储器组织,思考：分段结构优点？(P61),存储器段操作,3.2Intel8086系统的存储器组织,四个段寄存器(CS、DS、SS、ES)指示四个现行段的段地址。段和段之间可以相互分离、连接、部分重叠或完全重叠。,3.2.5存储器的逻辑地址和物理地址,8086物理地址PA的形成,PA与LA的对应关系,0000,注：出现在指令中的16位偏移量称为有效地址EA;”段基址:偏移量”方式表示的地址称为逻辑地址LA：20位的唯一地址为物理地址PA;,3.2Intel8086系统的存储器组织,物理地址的生成,取指令时：由代码段寄存器CS，再加上IP的16位偏移量堆栈操作时：由堆栈段寄存器SS，再加上SP所决定的16位偏移量取数据：ES或DS再加寻址的偏移地址程序所需的存储空间不超过64KB(包括程序、堆栈和数据)，可使CS、SS、DS、ES相等每个任务的程序、堆栈以及数据分别不超过64KB，CS，DS，SS可分别置初值，否则用子程序结构,3.2Intel8086系统的存储器组织,3.2.6堆栈,堆栈：后进先出的的一段内存栈顶：永远由地址指针(SS：SP)指示栈底：最初始的地址指针(SS：SP)指示处堆栈深度：最大64KB堆栈的作用：调用子程序(或转向中断服务程序)时，把断点及有关的寄存器、标志位及时正确地保存下来，并保证逐次正确返回堆栈操作指令：入栈指令PUSH与出栈指令POP入/出栈操作数：是一个字，而不是一个字节子程序调用指令或中断响应自动完成时，恢复断点地址则由返回指令（RET或IRET）完成,3.2Intel8086系统的存储器组织,堆栈操作,堆栈段起始地址,栈底及初始栈顶,（a）向下生成堆栈的建立及初始化向下生成：表格上端为低地址单元表格下端为高地址单元,3.2Intel8086系统的存储器组织,堆栈操作,（b）入栈操作,(SP)-2-SP存入数据,3.2Intel8086系统的存储器组织,堆栈操作,（c）出栈操作,弹出数据(SP)+2-SP,3.2.7Intel8086的存储器存储区分配,8086分配00000H0007FH,128B,存放中断向量，即中断程序入口地址。每个中断服务程序入口地址为4个字节，128B存储区可以存放32个中断服务程序的入口地址。FFFF0FFFFFH，16个字节存放系统复位启动后执行的第一条指令的指令机器码。PC/XT分配00000H003FFH，1024B，存放256个中断向量。B0000HB0FFFH,4096B,单色显示器显示缓冲区，字符的ascII码和属性码。满屏25行，每行80个字符，共2000个字符，每个字符2个字节，共4000B。FFFF0FFFFFH，和8086相同,3.2Intel8086系统的存储器组织,Intel8086的控制核心单元,3.1,Intel8086的存储器组织,3.2,Intel8086的IO端口组织,3.3,3Intel8086系统的组成,特点：系统视端口和存储单元为不同的对象。优点：系统中存储单元和I/O端口的数量可以达到最大。缺点：需要专门的信号来指示系统地址线上出现的是存储单元地址还是端口地址；专用的端口操作指令一般比较单一。,3.3Intel8086系统的I/O端口组织,3.3.1独立编址,3.3.2存储器映像编址,特点：将端口看作存储单元，仅以地址范围的不同来区分两者。优点：对端口的操作和对存储单元的操作完全一样，因此系统简单，并且对端口操作的指令种类较多。缺点：CPU对存储单元和I/O端口的实际寻址空间都小于其最大寻址空间。,3