QFN封装工艺ppt课件VIP

精选,1,QFNPACKAGING封裝技術簡介,QUADFLATNO-LEADPACKAGE,精选,2,IC封裝趨勢QFN&BGA封裝外觀尺寸QFN&BGA封裝流程IC封裝材料三種封裝代表性工藝介紹QFN封裝的可靠度結論,目錄,精选,3,根據摩爾第一定律，芯片的集成度每18個月提高一倍，而價格下降50，產品的生命周期僅2.53年這就決定了集成電路行業需要大量的資金和研發投入，半導體封裝產業已經邁入所謂成熟期。根據天下雜誌2002的100大企業調查，企業平均獲利水準約在1.3%，創下十七年來的最低，正式宣告微利化時代的來臨。一般在開始規模約在50部銲線機，其投資額約在十億左右(含廠房與設施)。產品從雙排腳到平面四面腳/膠帶線/球陣列/影像感應/薄膜晶體，因大部份同質性均高，造成價格互相之間的排擠效應。而數個集團如安可、日月光、矽品，亦夾其大公司、資本雄厚的優勢，試圖合併其他較小的公司，以利其價格之主宰。同時大公司亦佔有量大的優勢，故與廠商的議價能力相當高，如日月光可依據價格自由選擇廠商或更換廠商。而與購買者議價能力，則受幾家大廠的殺價狀況所影響，致使購買者的轉換成本加大。而未來低腳數球陣列產品亦漸漸被QFN產品所取代。,QFN封裝趨勢,精选,4,摩爾定律,摩爾定律是指：IC上可容納的電晶體數目，約每隔18個月便會增加一倍，性能也將提升一倍。摩爾定律是由英特爾(Intel)名譽董事長摩爾經過長期觀察發現得之。摩爾定律是指一個尺寸相同的晶片上，所容納的電晶體數量，因製程技術的提升，每十八個月會加倍，但售價相同；晶片的容量是以電晶體（Transistor）的數量多寡來計算，電晶體愈多則晶片執行運算的速度愈快，當然，所需要的生產技術愈高明。若在相同面積的晶圓下生產同樣規格的IC，隨著製程技術的進步，每隔一年半，IC產出量就可增加一倍，換算為成本，即每隔一年半成本可降低五成，平均每年成本可降低三成多。就摩爾定律延伸，IC技術每隔一年半推進一個世代。摩爾定律是簡單評估半導體技術進展的經驗法則，其重要的意義在於長期而，IC製程技術是以一直線的方式向前推展，使得IC產品能持續降低成本，提升性能，增加功能。台積電董事長張忠謀先生曾表示，摩爾定律在過去30年相當有效，未來1015年應依然適用。,精选,5,TrendofAssembly封裝趨勢圖,CSP&QFN,精选,6,精选,7,產品演進圖片,TSOP,QFN,BGA,TSOP,QFN,BGA,精选,8,QFN封裝外觀尺寸,精选,9,Die,Substrate(BTlaminate),Solderball,A,B,C,D,E,miniBGACrosssection小型BGA截面圖,F,miniBGA(BallGridArray球閘陣列封裝),精选,10,Curing(forepoxy),DieBond,DieSaw,WireBond,DieCoating(Optional),O/STest(Optional),Forming,De-taping(Optional),Grinding(Optional),Taping(Optional),WaferMount,UVcuring(Optional),Curing(forink),BackMarking(Optional),Molding,Trimming,PLATE,PostMoldCuring,LeadframeTypeStandardCycleTime:3.5days,QFN封裝流程,Packing&Delivery,精选,11,WaferGrinding,WaferMount,DieSaw,DieBond,1stPlasmaClean,WireBond,Molding,2ndPlasmaClean,PostMoldCure,Marking,BallMount,PackageSaw,FinalVisualInspection,Packing,PackageMount,Pick&Place,miniBGAStandardCycleTime:5days,miniBGA封裝流程,精选,12,Moldingcompound,Goldwire,Epoxy(Silverpaste),Gold,Sn,Epoxycompound,Leadframe,Copper/Alloy,IC封裝材料,Substrate,Solderballs,BTResin,SolderAlloy,精选,13,Chip,Substrate,Chip,Substrate,Chip,Substrate,Underfill,Encapsulant,(a)Systemwithoutunderfill,(b)Systemunderfill,(c)Systemencapsulated,Solderflipchipinterconnectsystems,晶片,錫球,PCB載板,精选,14,SiliconChip,FilledEpoxyEncapsulant,FR-4Carrier,Solderflipchipinterconnectsystems,精选,15,ConventionalLeadframeType(PDIP,SOP,TSOP,QFP)傳統封裝（導綫架型）,AdvancedSubstrateType(BGA)高級-基片型封裝,Moldingcompound膠體,Leadframe導綫架,Goldwire金綫,Die晶片,Epoxy(Silverpaste)環氧樹脂（銀膠）,Dieattachpad貼Die墊,Moldingcompound模壓膠體,Epoxy(Silverpaste)銀膠,Die晶片,Goldwire金綫,Solderball錫球,BTresin樹脂基片,Throughhole貫穿孔,Die晶片,Goldwire金綫,LOCtapeLOC膠帶,LeadframewithDown-set導綫架下置,LOC(Lead-on-chip)導綫架上置,PackageTypesandApplications封裝類型及應用,精选,16,Stackedwiring,Multi-layer,1stbond,WireBondingExamples焊綫視圖,精选,17,Leadbondingonchip引腳焊在晶片上,Solderbondsonchip錫球植在晶片上,ConnectionExamples接綫舉例,精选,18,Epoxycompound流動模擬圖1,精选,19,Epoxycompound流動模擬圖2,精选,20,Epoxycompound流動模擬圖3,精选,21,Epoxycompound流動模擬圖4,精选,22,傳統ICPACKAGE工藝一,精选,23,ABCWorldLeadingWaferFAB,傳統ICPACKAGE工藝二,精选,24,Marking,BGAPACKAGE工藝一,精选,25,Singulation,SawSingulation,Router,Punch,BGAPACKAGE工藝二,精选,26,QFNPACKAGE工藝,精选,27,MountingMethodswiththePCB與PCB的銜接方式1.Pin-through-hole(SIP,DIP)2.SurfaceMountTechnology(TSOP,插件方式QFP,BGA)貼片方式LeadDistributions引腳分佈1.Single(SIP)2.Dual(TSOP)3.Quad(QFP)4.BGA單列雙列四列矩陣,Package,Lead,PCB,MountingMethodswiththePCB與PCB的銜接方式,QFN,精选,28,QFN封裝品質的可靠度,ASMJEDECMO-220QFNPackage,JEDEC是电子工业联盟的半导体工程标准化组织,精选,2