lixuebin电磁兼容设计讲座.ppt

PCB可靠性设计,授课：李学斌,2009年PCB工程师培训材料,不稳定因素,干扰源敏感设备传播途径,PCB设计理论知识,PCB设计准备工作,1、器件2、布局3、速率4、信号线5、电源6、时钟,PCB的EMC分析基本定律,克希霍夫定律：任何时域信号由源到负载的传输都必须构成一个完整的回路，一个频域信号由源到负载的传输都必须有一个最低阻抗的路径。法拉第电磁感应定律：当穿过闭合导体回路所限定面积的磁通量发生变化时，在该回路上将产生感应电动势及其感应电流。感应电动势的大小与磁通量的变化率成正比，其方向总是阻止该回路磁通量的变化。,布局,1、按照电路信号的流程安排各个元件的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。A、D电路要分开2、以每个功能电路的核心元件为中心，围绕它来进行布局。尽量减少和缩短各元器件之间的引线和连接。3、尽可能缩短高频元件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。高速与低速数字电路分开,布局,4、某些元器件和导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。高压器件应尽量布置在调试时手不易接触的地方。5、对于信号线，一定要防止信号线间的耦合问题。骚扰源与敏感器件分开6、重量超过14g的元器件，应当用支架固定，热敏元件要远离发热元件。靠近边框4mm内不允许放置元件。7、对于电位器、可调电感、可调电容、微动开关等可调元件的布局，应考虑整机的结构要求，应放置在便于调节的地方。,印制电路板的布局,当高速、中速和低速数字电路混用时，在印制板上要给它们分配不同的布局区域。,对低电平模拟电路和数字逻辑电路要尽可能地分离。,背板的布局,在各PCB板内部模拟地与数字地要分开，背板上的模拟地和数字地也要分开,AD转换器的接地处理,由于AD转换器的模拟地和数字地已在转换器内汇接，因此PCB的模拟地和数字地的汇接点应在转换器下。,接地桥,对于特别敏感的线路或特别高频的线路，要采用接地桥与周围线路隔离，同时又可保证参考电平一致。,布线,1、输入输出导线应尽量避免相邻长距离平行（差分线除外）。接地线至少应为1.5mm2、印制传输线拐弯处一般走圆弧型或1353、布线时应避免使用大面积铜箔，如必须使用最好使用栅格状，并用过孔连接到地。4、印制板传输线的最小宽度由导线与基板间的粘附强度及流过的电流决定的，也要考虑阻抗的控制和生产加工能力。,20-H原则,20H原则所有的具有一定电压的印制板都会向空间辐射电磁能量，为减小这个效应，印制板的物理尺寸都应该比最靠近的接地板的物理尺寸小20H，其中H是两个印制板面的间距。按照一般典型印制板尺寸，20H一般为3mm左右。,2-W原则,当两条印制线间距比较小时，两线之间会发生电磁串扰，串音会使有关电路功能失常。为避免发生这种干扰，应保持任何线条问距不小于二倍的印制线条宽度，即不小于2W，W为印制线路的宽度。印制线条的宽度取决于线条阻抗的要求，太宽会减少布线的密度，增加成本；大窄会影响传输到终端的信号的波形和强度。,过孔,过孔一般被使用在多层印制电路版中。当是高速信号时，过孔产生1到4nH的电感和0.3到0.8pF的电容到路径。因此，当铺设高速信号通道时，过孔应该被保持到绝对的最小。对于高速的并行线(例如地址和数据线)，如果层的改变是不可避免，应该确保每根信号线的过孔数一样。,45度角的路径,与过孔相似，直角的路径转动应该被避免，因为它在内部的边缘能产生集中的电场。该场能产生耦合到相邻路径的躁声，因此，当转动路径时全部的直角路径应该采用45度的。,短截线,短截线产生反射，同时也潜在增加波长可分的天线到电路的可能。虽然短截线长度可能不是任何在系统的已知信号的波长的四分之一整数，但是附带的辐射可能在短截线上产生共鸣。因此，避免在传送高频率和敏感的信号路径上使用短截线。,印制板接地,首先，要建立分布参数的概念，高于一定频率时，任何金属导线都要看成是由电阻、电感构成的器件。所以，接地引线具有一定的阻抗并且构成电气回路，不管是单点接地还是多点接地，都必须构成低阻抗回路进入真正的地或机架。25mm长的典型的印制线大约会表现15nH到20nH的电感，加上分布电容的存在，就会在接地板和设备机架之间构成谐振电路。,印制板接地（续,其次，接地电流流经接地线时，会产主传输线效应和天线效应。当线条长度为14波长时，可以表现出很高的阻抗，接地线实际上是开路的，接地线反而成为向外辐射的夭线。最后，接地板上充满高频电流和干扰场形成的涡流，因此，在接地点之间构成许多回路，这些回路的直径（或接地点间距）应小于最高频率波长的1/20。,区域分割,时钟电路电磁兼容设计技巧,首先要进行恰当的布线，布线层应安排与整块金属平面相邻。这样的安排是为了产生通量对消作用。其次，时钟电路和高频电路是主要的干扰和辐射源一定要单独安排、远离敏感电路。选择恰当的器件是设计成功的重要因素，特别在选择逻辑器件时，尽量选上升时间比五纳秒长的器件，决不要选比电路要求时序快的逻辑器件。时钟输出布线时不要采用向多个部件直接串行地连接称为菊花式连接；而应该经缓存器分别向其它多个部件直接提供时钟信号。,高频时钟,高频时钟（20MHz以上的时钟，或上升沿少于5ns的时钟）必须有地线护送。时钟的线宽至少10mil，护送地线的线宽至少20mil。高频信号线的保护地线两端必需由过孔与地层相连，且每5cm左右要打过孔与地层相连。时钟发送侧必须串接一个22220欧姆左右的阻尼电阻。（消弱振铃）,屏蔽问题,在晶振时钟芯片下加地敷铜防止串扰,高频时钟地线护送,差分信号,差分信号要求在同一层上且尽可能的靠近平行走线，差分信号之间不允许插入任何信号。并要求等长。,高频数字总线,频率在50MHz以上的高频数字总线，应尽可能考虑总线中的每条信号线均串接一个22-300欧姆左右的阻尼电阻，频率在75MHz以上时，必须串接阻尼电阻。阻尼电阻必须放在发送侧并尽可能靠近发送器件。,逻辑电路的使用,凡是能不用高速逻辑电路的地方就不要用高速逻辑电路。注意在IC近端的电源和地之间加旁路去耦电容（一般为104）。注意长线传输过程中的波形畸变。,线间的电磁耦合,对于磁场耦合来说，两电路间的耦合情况与干扰信号的频率、线路上流动的电流、线路间的距离、线路的离地高度、耦合路径的长度以及屏蔽层的接地方式有关。对电容耦合来说，电路间的耦合情况同样也与干扰信号的频率、线间距离、屏蔽情况、线路上的电压高低等因素有关。,磁场耦合的抑制方法,减小干扰源和敏感电路的环路面积。最好的办法是使用双绞线和屏蔽线，让信号线与接地线（或载流回路）扭绞在一起，以便使信号与接地线（或载流回路）之间的距离最近。增大线间的距离，使得干扰源与受感应的线路之间的互感尽可能地小。如有可能，使得干扰源的线路与受感应的线路呈直角（或接近直角）布线，这样可大大降低两线路间的耦合,电场耦合的抑制方法,增大线路间的距离是减小电容耦合的最好办法。采用屏蔽层，屏蔽层要接地。降低敏感线路的输入阻抗。这对CMOS电路比较有效，这是因为CMOS电路的输入阻抗很高，与静电容分压后，干扰信号加到CMOS电路输入端子上成分很高。如有可能，在CMOS电路的人口端对地并联一个电容或一个阻值较低的电阻，这可以降低线路的输入阻抗，从而降低因静电容而引入的干扰。如有可能，敏感电路采用平衡线路作输入，平衡线路不接地。这样干扰源对平衡线路人口所施加的是共模干扰，利用平衡线路固有的共模抑制能力，克服干扰源对敏感线路的干扰。,元器件的选用,元件组,有引脚的和无引脚的元件。有引脚线元件有寄生效果，尤其在高频时。该引脚形成了一个小电感，大约是1nH/mm/引脚。引脚的末端也能产生一个小电容性的效应，大约有4pF。因此，引脚的长度应尽可能的短。与有引脚的元件相比，无引脚且表面贴装的元件的寄生效果要小一些。其典型值为：0.5nH的寄生电感和约0.3pF的终端电容。,电阻,在放大器的设计中，电阻的选择非常重要。在高频环境下，电阻的阻抗会因为电阻的电感效应而增加。因此，增益控制电阻的位置应该尽可能的靠近放大器电路以减少电路板的电感。在上拉/下拉电阻的电路中，晶体管或集成电路的快速切换会增加上升时间。为了减小这个影响，所有的偏置电阻必须尽可能靠近有源器件及他的电源和地，从而减少PCB连线的电感。在稳压（整流）或参考电路中，直流偏置电阻应尽可能地靠近有源器件以减轻去耦效应（即改善瞬态响应时间）。在RC滤波网络中，线绕电阻的寄生电感很容易引起本机振荡，所以必须考虑由电阻引起的电感效应,电容,1、旁路电容2、去耦电容3、储能电容,旁路电容,旁路电容的作用是从元件或电缆中转移出不想要的共模RF能量。在电路中产生一个交流分路，从而消去进入易敏感区德那些不需要的能量。旁路电容一般作为高频电路旁路器件来减少对电源模块的瞬态电流需求，一般10uf470uf。,去耦电容,用来滤除高频器件在PCB电源或芯片电源引脚上引起的辐射电流。提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播并抑制噪声对其他芯片的干扰。去耦电容离芯片越近越好，原则上集成电路的每一个电源引脚都应布置一个0.01uf的瓷片电容。,去耦电容与旁路电容的区别,旁路是把输入信号中的干扰作为滤除对象，而去耦是把输出信号的干扰作为滤除对象，防止干扰信号返回电源。这应该是他们的本质区别。,电容谐振,如图所示，电容在低于谐振频率时呈现容性，而后，电容将因为引线长度和布线自感呈现感性。,电容的谐振频率表,电容谐振问题的解决方法,采用一个大容量的电容器与一个小容量的电容器并联的方法可以有效地改善自谐振频率特性，当大容量的电容器达到谐振点时，大电容的阻抗开始随频率增加而变大；小容量的电容器尚未达到谐振点，仍然随频率增加而变小并将对旁路电流起主导作用。多个去耦电容的并联能提供6dB增益以抑制有源器件开关造成的射频电流。两个电容的取值应相差两个数量级以提供更有效的去耦（如0.1F+0.001F并联）,EMC设计,EMC设计,接地（Grounding)屏蔽(Shielding)滤波(Filtering),接地(Grounding),接地的目的一是防电击，一是去除干扰。可将接地分为两大类：安全接地(SafetyGrounding)信号接地,安全接地(SafetyGrounding),安全接地是指接大地(Earthing)，也就是将电气设备的外壳以低阻抗导体连接大当人员意外触及时不易遭受电击。,信号接地,信号接地除提供参考点之外，同时还可以大量消除杂讯的干扰。由于杂讯本身的特性，考虑接地时有不同的处理方法：单点接地多点接地复合式接地,单点接地,系统或装备上仅有一点接地，分为：串联单点接地；并联单点接地；,串联单点接地,若系统各线路或装备所产生或需要的能量变化太大，则不适用串联单点接地，因为高能量的线路或装备所产生大量的地电位会严重地影响低能量线路或装备的正常运作。,并联单点接地,并联单点接地最大的缺点是耗时费料，由于接地线太多太长，以至增加各地阻抗，尤其在高频范围中更加严重。,多点接地,在频率低于10MHz时，较适于单点接地。若在高频(10MHz)情况下，由于接地线的长度以及接地电路的影响，故单点接地无法达到去除干扰的效果，此时就得使用多点接地。此时接地线的长度亦应尽量缩短。下图各接地点可视为机壳或接地板：,复合式接地,复合式单点接地将线路或装备加以归类，而同时使用串联与并联法，可同时兼顾降低杂讯以及减化施工与节省用料。,机架系统的接地树（例,注意,由于频率的关系，无论何种接地方法均应尽量缩短接地线，否则其非但增加阻抗，同时更会产生辐射杂讯，因其作用有如天线，接地线的长度L/20。不论何种接地法，最大的困扰均起自于地电流的产生，因此去除地环路就成了设计者的考验。,接地环路,下图即为接地环路的形成：,打破接地环路的方法,数字地和模拟地分割,常用的电缆,双绞线同轴电缆带状电缆,注意之一,接地线愈短愈好；电缆屏蔽层终接时应环接；电子线路中及低频使用时应规划不同的接地系统以配合不同之回路（Return）,如信号、屏蔽、电源、机壳或组架。唯这些回路最后可接在一起，然后以单点接地；接地面应具有高传导性（Conductivity）；线路中之元件若经常产生大量的急变电流，则该线路应备有单独的接地系统，或至少应备有单独之回路，以免影响其它线路。低能量信号之接地应与其它接地隔离；切忌双股电缆分开安装；,注意之二,低频宜采用单点接地系统，高频应采用多点接地系统；良好的接地系统；减少由共同导体所引入的杂讯电压，尽量避免产生接地环路；已接地的放大器接于未接地之电源，其输入导线之屏蔽应接于放大器之接地点。若未接地之放大器接于接地之电源，则输入导线之屏蔽应于电源端接地。高增益放大器之屏蔽应接于放大器之接地点；若信号线路两端接地，则所产生的接地环路易受磁场及地电位差的干扰；去除接地环路的方法有使用隔离变压器、光电耦合器、差动放大器、扼流圈。,搭接的功能,搭接是在两金属之间建立一低阻抗通路，其目的在为电流提供一均称的结构体以避免干扰。处理良好的搭接能彻底发挥屏蔽与滤波的功能，减少接地系统中的射频电位差，以及电流环路，并可防止静电产生，减少雷击与电磁脉冲的危险，同时能防止人员误遭电击。然而未经仔细处理的搭接会增加干扰的程度，此诚不良之设计较不设计为害更甚。,搭接的形态,直接搭接：即搭接体间之直接连接；间接搭接：即搭接体间以金属导线相连，其适合于经常移动的装备，以及将安装防震垫ShockMounts的装备，间接搭接时应特别注意共振效应（ResonantEffect）,否则引入杂讯。搭接的方法有熔接(Welding)、硬焊Brazing、软焊（Sweating）、砧接Swaging、铆接(Riveting)以及螺丝连接。,搭接之处理,搭接时，金属面应予以清洁，不得有油漆或其它杂物，搭接完成后，可涂以油漆或施以其它之防蚀保护。此外，搭接时应考虑不同金属之电化效应，并应尽量减少接触盐水、汽油等，以防电能作用。若电能特性相去甚远的两金属欲搭接在一起，应以介于其间的金属为垫圈置于该两金属间，,铆接及螺纹搭接,铆接有均匀、省时的优点，但其使用弹性不如以螺钉搭接，且防蚀能力不如熔接、软硬焊。铆接时铆孔应与铆钉紧密接合，铆孔边不得有油漆。螺纹搭接时应注意垫圈材料的选择及安放位置，通常均戴垫圈(LoadDistributionWasher)直接置于螺栓头（BoltHead）或壳帽之下，而锁紧垫圈（LockWasher）则应置于螺帽与均戴垫圈之间。此外，千万别将带齿锁紧垫圈置于两搭接金属之间。,注意,要有效地达到搭接的功能，应使搭接的金属紧密地连接，连接面应均匀、干净，其间不得有非传导性之物质。固定时应防止变形、震动、摇摆。应尽量将类似金属相搭接，不得已时可使用垫圈。应尽量使用直接搭接，若情况不许可时得使用搭接线，惟使用搭接线时应考虑：线之长度愈短愈好，电感电容比愈小愈好；线之电化次序应低于搭接物；长宽比应小于5；应直接与搭接物相接；不得使用自攻螺纹（Self-TappingScrew）。,屏蔽,屏蔽能有效地抑制通过空间传播的电磁干扰。采用屏蔽的目的有两个：一是限制内部的辐射电磁能越过某一区域；二是防止外来的辐射进入某一区域。屏蔽按其机理可分为电场屏蔽、磁场屏蔽和电磁场屏蔽。,电场屏蔽的机理,电场屏蔽的设计要点,为了获得良好的电场屏蔽效果，注意以下几点是必要的：屏蔽板以靠近受保护物为好，而且屏蔽板的接地必须良好。此举目的是增大C4的值；屏蔽板的形状对屏蔽效能的高低有明显影响。例如，全封闭的金属盒可以有最好的电场屏蔽效果，而开孔或带缝隙的屏蔽盒，其屏蔽效能都会受到不同程度的影响。此举主要是影响剩余电容C1的值；屏蔽板的材料以良导体为好，但对厚度并无要求，只要有足够强度就可以了。,磁场屏蔽的机理,磁场屏蔽通常是对直流或甚低频磁场的屏蔽，其效果比对电场屏蔽和电磁场屏蔽要差得多，因此磁场屏蔽是个棘手的问题。磁场屏蔽主要是依赖高导磁材料所具有的低磁阻，对磁通起着分路的作用，使得屏蔽体内部的磁场大大减弱。,磁场屏蔽的设计要点,提高磁场屏蔽效能的主要措施有：选用高导磁率的材料，如坡莫合金；增加屏蔽体的壁厚；以上两条均是为了减少屏蔽体的磁阻；被屏蔽的物体不要安排在紧靠屏蔽体的位置上，以尽量减少通过被屏蔽物体体内的磁通；注意磁屏蔽体的结构设计，凡接缝、通风孔等均可能增加磁屏蔽体的磁阻，从而降低屏蔽效果。为此，可以让缝隙或长条形通风孔循着磁场方向分布，这有利于屏蔽体在磁场方向的磁阻减小；,磁场屏蔽的设计要点（续,对于强磁场的屏蔽可采用双层磁屏蔽体的结构。对要屏蔽外部强磁场的，则屏蔽体外层要选用不易磁饱和的材料，如硅钢等；而内部可选用容易达到饱和的高导磁材料，如坡莫合金等。反之，如果要屏蔽内部强磁场时，则材料排列次序要倒过来。在安装内外两层屏蔽体时，要注意彼此间的磁绝缘。当没有接地要求时，可用绝缘材料做支撑件。若需要接地时，可选用非铁磁材料（如铜、铝）做支撑件。但从屏蔽体能兼有防止电场感应的目的出发，一般还是要接地的。,电磁场屏蔽的机理,电磁屏蔽体对电磁的衰减主要是基于电磁波的反射和电磁波的吸收两种方式。,电磁场屏蔽的机理（续,与前面已讲述的电场屏蔽及磁场屏蔽的机理不同，电磁屏蔽对于电磁波的衰减有三种不同的机理：当电磁波在到达屏蔽体表面时，由于空气与金属的交界面上阻抗的不连续，对入射波产生的反射。这种反射不要求屏蔽材料必须有一定厚度，只要求交界面上的不连续；未被表面反射掉而进入屏蔽体的能量，在体内向前传播的过程中，被屏蔽材料所衰减。这种物理过程被称为吸收；在屏蔽体内尚未衰减掉的剩余能量，传到材料的另一表面时，在遇到金属与空气不连续的交界面时，会形成再次反射，并重新返回屏蔽体内。这种反射在两个金属的交界面上可能有多次的反射。,屏蔽效能的计算,屏蔽效能SARB（dB）上式中A为吸收损耗，R为反射损耗，B为正或负的修正项；当A大于15dB时，B可忽略不计，B是由屏蔽体内反射波所引起的。上式中的各项可以视为相对于铜材料的导电系数和导磁率，频率f（Hz）以及所存在的各种物理参数的函数。,滤波,滤波器的特性,插入损耗是在装置滤波器前后负载端所接收能量之差异频率特性是在装置滤波器时插入损耗与频率之对应值。阻抗匹配额定电压、电流绝缘电阻尺寸、重量使用环境可靠性,干扰的方式,共模干扰是指电源线对大地，或中线对大地之间的电位差。差模干扰存在于电源相线与中线之间。,滤波器的种类,常用的电源滤波器,滤波器的安装,首先，滤波器的外壳与设备的金属机壳要有可靠的接触。设备的金属机壳应该接大地。,其次，滤波器引线与安装位置也是很有讲究的问题。,开关电源的EMI设计,开关电源的设计流程,建立开关电源布局的最好方法与其电气设计相似，最佳设计流程如下：放置变压器或电感设计电源开关交流回路设计输出整流交流回路连接输入信号源电流电路设计输入电流源回路和输入滤波器设计输出负载电流回路和输出滤波器,主要回路布置原则,每个回路的三种主要的元件(滤波电容、电源开关或整流器、电感或变压器)应彼此相邻地进行放置，调整元件位置使它们之间的电流路径尽可能短。电源开关交流回路、输出整流交流回路、输入信号源电流回路和输出负载电流回路